内置PN结硅基高压增强型氮化镓晶体管及制造方法技术

本发明专利技术涉及内置PN结硅基高压增强型氮化镓晶体管及其制造工艺。通过内置PN结结构调节电场分布的方式，可以提高EJ‑高电子迁移率晶体管晶体管器件的击穿电压。内置PN结用于改善栅极和漏极之间的器件内部电场分布，从而实现更高的击穿电压。结构参数优化的EJ‑高电子迁移率晶体管晶体管，当栅漏距离为15μm时可达到2050V的击穿电压性能，这归因于栅极和漏极之间器件内部电场分布的改善。优化的该类EJ‑高电子迁移率晶体管结构晶体管，导通电阻为15.37Ωmm，功率半导体器件基础品质因数为2.734GWcm‑2。与没有内置PN结的晶体管相比，新器件EJ‑高电子迁移率晶体管将击穿电压提高了32.54％，功率半导体器件基础品质因数提高了71.3％,而两者的导通电阻相差不大。

【技术实现步骤摘要】
内置PN结硅基高压增强型氮化镓晶体管及制造方法
本专利技术属于晶体管领域，尤其涉及一种内置PN结硅基高压增强型氮化镓晶体管及制造方法。
技术介绍
基于氮化镓的电子器件已成为电源应用中最有前途的候选产品之一。由于氮化铝镓/氮化镓异质结中的强极化电荷，在氮化镓和氮化铝镓之间的界面处形成了高密度的二维电子气。因此，通常使用氮化铝镓/氮化镓高电子迁移率晶体管作为耗尽型器件，在过去的十年中，许多基于氮化镓的电子器件的研究工作都集中在耗尽型氮化铝镓/氮化镓高电子迁移率晶体管上。由于电路应用的诸多局限性，氮化镓增强器件正在兴起。与耗尽型氮化铝镓/氮化镓高电子迁移率晶体管相比，增强型氮化镓基电子器件在电路应用中具有优势。在微波功率放大器和低噪声放大器等电路中，可以不使用负电压源，这样可以大大降低电路的复杂性和成本，并且具有良好的电路兼容性。为了提高氮化镓基器件的击穿电压，有必要改善栅极和漏极之间的电场分布。衬底电极已用于实现高耐压低表面电场氮化镓高电子迁移率晶体管。但是它只能用于薄的氮化镓缓冲层，对于高击穿电压的、有一定厚度的氮化镓器件而言有一定的限制。
技术实现思路
针对上述缺陷，本专利技术提供了一种内置PN结硅基高压增强型氮化镓晶体管内置PN结硅基高压增强型氮化镓晶体管，其特征在于，包括硅衬底、过渡层、缓冲层、势垒层，内置的N型层和P型层形成的嵌入结在势垒层和缓冲层中形成PN结，二维电子气的一部分替换为高掺杂N型层，同时P型层嵌入在N型层中；从下往上依次为硅衬底、过渡层、缓冲层、势垒层；所述势垒层为氮化铝镓势垒层，在氮化铝镓势垒层上形成二氧化硅作为蚀刻掩模，再蚀刻氮化铝镓阻挡层和氮化镓缓冲层，通过分子束外延的晶体生长技术使N型层和P型层重新生长，在P型层的顶部沉积二氧化硅掩模，形成N型层，作为通过等离子体增强化学气相沉积形成的钝化层，通过电感耦合等离子体蚀刻氮化硅和栅极凹槽，通过沉积氮化硅，作为栅极电介质，形成源电极和漏电极的纯电阻。该内置PN结改善了栅极和漏极之间的器件内部电场分布，从而提高了击穿电压。本专利技术提出具有内置PN结的高电子迁移率晶体管新架构来改善模拟器件的击穿电压，使用SentaurusTCAD工具对该结构进行了仿真，验证了所提出的新结构EJ-高电子迁移率晶体管提供的击穿电压比传统的带优化场板的FPC-高电子迁移率晶体管击穿电压高，品质因素更高。制造工艺的简要步骤，每个图的步骤可总结如下：(a)在硅衬底上生长过渡层，然后通过金属有机化学气相沉积在过渡层上依次生长缓冲层和氮化铝镓势垒层；(b)通过使用等离子体增强化学气相沉积法形成二氧化硅作为蚀刻掩模；(c)用三氯化硼与氯气混合气体通过变压器耦合等离子体反应性离子蚀刻来蚀刻氮化铝镓阻挡层和氮化镓缓冲层；(d)进行紫外线臭氧清洗和氟化氢加盐酸的湿法蚀刻相结合的方法，以减少蚀刻表面的杂质浓度，通过分子束外延的晶体生长技术使N型层和P型层重新生长；(e)使用等离子增强化学气相沉积法在P型层的顶部沉积二氧化硅掩模，并通过硅离子注入形成N型层；(f)注入后，使用氢氟酸去除二氧化硅掩模，然后进行注入后退火，以激活注入的硅，并使用原位远程等离子体预处理技术去除样品表面上的自然氧化物，且表面损伤最小，并沉积氮化硅，作为通过等离子体增强化学气相沉积形成的钝化层；(g)通过低功率电感耦合等离子体干法蚀刻，具体是通过电感耦合等离子体蚀刻氮化硅和栅极凹槽；(h)通过使用等离子体增强化学气相沉积的方式来沉积氮化硅，作为栅极电介质；(i)形成栅电极，并形成源电极和漏电极的纯电阻。需要说明的是，金属有机化学气相沉积是以Ⅲ族、Ⅱ族元素的有机化合物和V、Ⅵ族元素的氢化物等作为晶体生长源材料，以热分解反应方式在衬底上进行气相外延，生长各种Ⅲ-V主族、Ⅱ-Ⅵ副族化合物半导体以及它们的多元固溶体的薄层单晶材料。有益效果：本专利技术提出了具有内置PN结的硅基氮化镓高电子迁移率晶体管结构，EJ-高电子迁移率晶体管，并通过器件仿真工具给出了其优化特性，并分析了该结构改善的器件电场分布。优化后的EJ-高电子迁移率晶体管器件的Ron为15.37Ωmm,VTH为1.7V,LGN＝13μm，品质因素BFOM为2.734GWcm-2，VBK为2050V，RON为15.37Ωmm。与有优化场板的FPC-高电子迁移率晶体管(VBK为1546.6V,Ron为14.98Ωmm)，功率半导体器件基础品质因数提高了71.3％，击穿电压几乎提高了32.54％,而RON相差不大。附图说明图1(a)FPC-高电子迁移率晶体管(b)EJ-高电子迁移率晶体管结构图示；图2EJ-高电子迁移率晶体管的制造工艺；图3EJ-高电子迁移率晶体管晶体管的实验和模拟(a)IDS-VDS性能和(b)击穿特性；图4C-高电子迁移率晶体管,FPC-高电子迁移率晶体管和EJ-高电子迁移率晶体管的沟道电场分布比较；图5C-高电子迁移率晶体管,FPC-高电子迁移率晶体管和EJ-高电子迁移率晶体管栅极关断时候的漏源击穿电压比较；图6FPC-高电子迁移率晶体管和EJ-高电子迁移率晶体管的横向二维电子气分布比较；图7FPC-高电子迁移率晶体管和EJ-高电子迁移率晶体管的恒流特性曲线比较；图8FPC-高电子迁移率晶体管和EJ-高电子迁移率晶体管的栅源转移特性变化曲线比较；图9EJ-高电子迁移率晶体管改变NN+变化后VBKandRON的变化曲线；图10EJ-高电子迁移率晶体管改变LGN后，VBKandRON的变化曲线；图11J-高电子迁移率晶体管结构中VBK和RON随WN变化趋势；图12EJ-高电子迁移率晶体管结构中VBK和RON随HP变化后的趋势；图13EJ-高电子迁移率晶体管结构中VBK和RON随NP变化的趋势；具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将对本专利技术的技术方案进行详细的描述。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本专利技术所保护的范围。下面结合附图和实例进一步详细说明本专利技术的内容，但不以任何方式限制本专利技术的范围。图1(a)和(b)展示了FPC-高电子迁移率晶体管和EJ-高电子迁移率晶体管的架构。不带场板的FPC-高电子迁移率晶体管的参数与氮化镓样品中的参数相同。外延层由2.4μm的含铝过渡层，1.6μm的氮化镓缓冲层和21nm的氮化铝镓势垒层组成。FPC-高电子迁移率晶体管和EJ-高电子迁移率晶体管中的氮化铝镓势垒的摩尔分数为0.25。无掺杂的氮化镓缓冲层掺杂有1×1015cm-3N型浓度。两种结构均采用全凹陷栅技术，并选择Si3N4作为栅介质和钝化层。栅极电介质的厚度为17nm,钝化层的厚度为100nm。表I汇总了FPC-高电子迁移率晶体管和拟议的EJ-高电子迁移本文档来自技高网...

【技术保护点】
1.内置PN结硅基高压增强型氮化镓晶体管，其特征在于，包括硅衬底、过渡层、缓冲层、势垒层，内置的N型层和P型层形成的嵌入结在势垒层和缓冲层中形成PN结，二维电子气的一部分替换为高掺杂N型层，同时P型层嵌入在N型层中；从下往上依次为硅衬底、过渡层、缓冲层、势垒层；所述势垒层为氮化铝镓势垒层，在氮化铝镓势垒层上形成二氧化硅作为蚀刻掩模，再蚀刻氮化铝镓阻挡层和氮化镓缓冲层，通过分子束外延的晶体生长技术使N型层和P型层重新生长，在P型层的顶部沉积二氧化硅掩模，形成N型层，作为通过等离子体增强化学气相沉积形成的钝化层，通过电感耦合等离子体蚀刻氮化硅和栅极凹槽，通过沉积氮化硅，作为栅极电介质，形成源电极和漏电极的纯电阻。/n

【技术特征摘要】
1.内置PN结硅基高压增强型氮化镓晶体管，其特征在于，包括硅衬底、过渡层、缓冲层、势垒层，内置的N型层和P型层形成的嵌入结在势垒层和缓冲层中形成PN结，二维电子气的一部分替换为高掺杂N型层，同时P型层嵌入在N型层中；从下往上依次为硅衬底、过渡层、缓冲层、势垒层；所述势垒层为氮化铝镓势垒层，在氮化铝镓势垒层上形成二氧化硅作为蚀刻掩模，再蚀刻氮化铝镓阻挡层和氮化镓缓冲层，通过分子束外延的晶体生长技术使N型层和P型层重新生长，在P型层的顶部沉积二氧化硅掩模，形成N型层，作为通过等离子体增强化学气相沉积形成的钝化层，通过电感耦合等离子体蚀刻氮化硅和栅极凹槽，通过沉积氮化硅，作为栅极电介质，形成源电极和漏电极的纯电阻。


2.内置PN结硅基高压增强型氮化镓晶体管制造方法，其特征在于，内置PN结硅基高压增强型氮化镓晶体管制造步骤如下：
(a)在硅衬底上生长过渡层，然后通过金属有机化学气相沉积在过渡层上依次生长缓冲层和氮化铝镓势垒层；
(b)通过...

【专利技术属性】
技术研发人员：何进，何箫梦，李春来，胡国庆，魏益群，
申请(专利权)人：深港产学研基地北京大学香港科技大学深圳研修院，
类型：发明
国别省市：广东;44