DRAM器件及其制造方法技术

本发明专利技术涉及一种DRAM器件及其制造方法，属于半导体技术领域，解决了现有技术中厚Si

【技术实现步骤摘要】
DRAM器件及其制造方法
本专利技术涉及半导体
，尤其涉及一种DRAM器件及其制造方法。
技术介绍
存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器(RAM)和只读存储器(ROM)两大类。RAM包括DRAM、PRAM、MRAM等。在DRAM器件的制造中，为了提高金属配线相互的电气连接特性以及硅衬底与金属配线的电气连接特性、提高器件的特性和可靠性、提高制造时的成品率需要进行氢退火，氢退火是非常重要的工艺，例如，在动态随机存储器(DynamicRandom-AccessMemory，DRAM)中，器件层间绝缘层或栅极介电层中的氧化硅与半导体衬底界面附近的硅之间存在悬空键，而导致层间绝缘层或栅极介电层与半导体衬底之间存在界面能级，通过该界面能级使漏电流从扩散层流向半导体村底，而使DRAM的器件特性恶化。在氢退火中，向界面提供氢，通过氢使悬空键终结，而能够降低界面能级。现有技术中的隔离介质层采用较厚的Si3N4层，而Si3N4层会降低H离子的渗透率，影响氢退火的效果，从而降低DRAM的稳定性。
技术实现思路
鉴于上述的分析，本专利技术实施例旨在提供一种DRAM器件及其制造方法，用以解决现有的厚Si3N4层降低H离子的渗透率，影响氢退火的效果问题。一方面，本专利技术实施例提供了一种DRAM器件，包括：半导体衬底，包括存储区和外围区；沟槽，嵌入所述存储区和所述外围区之间；刻蚀阻挡层，位于所述沟槽中；隔离区，位于所述沟槽中的所述刻蚀阻挡层上方；以及着陆焊盘，位于存储区中，其中，所述刻蚀阻挡层延伸到所述着陆焊盘上。上述技术方案的有益效果如下：通过在着陆焊盘上厚度较薄的共形刻蚀阻挡层既能够起到隔离作用，防止水、氧等腐蚀性物质穿过，同时能够作为电容器制造过程的刻蚀阻挡层，因此通过形成刻蚀阻挡层可以省略现有技术中的Si3N4层及其相关工艺，能够节约生产成本，显著减少生产时间，提高生产效率。基于上述器件的进一步改进，所述存储区包括：位线；位线侧墙，位于所述位线的侧壁上；存储节点接触件，位于相邻的位线侧墙之间；以及所述着陆焊盘，位于所述存储节点接触件上。基于上述器件的进一步改进，DRAM器件包括电容器，所述电容器的下电极穿过所述刻蚀阻挡层与所述着陆焊盘电连接。基于上述器件的进一步改进，DRAM器件包括：位线盖层，位于所述位线上方；盖层材料层，位于所述外围区中并与所述存储区的所述位线盖层相对应，其中，所述沟槽嵌入所述位线盖层和所述盖层材料层之间。基于上述器件的进一步改进，DRAM器件包括焊盘材料层，位于所述外围区中并与所述存储区的所述着陆焊盘相对应，其中，所述沟槽嵌入所述着陆焊盘和所述焊盘材料层之间，并且所述焊盘材料层位于所述盖层材料层上方。基于上述器件的进一步改进，DRAM器件包括：后端介质层，位于所述隔离区上方并且在所述外围区中位于所述刻蚀阻挡层上方。基于上述器件的进一步改进，所述隔离区和所述后端介质层的材料包括SiO2。基于上述器件的进一步改进，所述刻蚀阻挡层的材料为Si3N4或SiBN。基于上述器件的进一步改进，DRAM器件还包括位于所述盖层材料层下方的层间介质层。另一方面，本专利技术实施例提供了一种DRAM器件的制造方法，包括：提供半导体衬底，所述半导体衬底包括存储区和外围区，其中，所述存储区上具有着陆焊盘，在所述存储区和所述外围区之间形成沟槽；在所述沟槽和所述着陆焊盘上形成刻蚀阻挡层；以及在所述沟槽中的所述刻蚀阻挡层上方填充隔离材料，以形成所述存储区和所述外围区之间的隔离区。基于上述器件的进一步改进，在所述存储区和所述外围区之间形成沟槽包括：在所述存储区上形成位线、位线侧墙、位线盖层，并且在所述外围区上形成与所述位线盖层相对应的盖层材料层；在所述存储区上形成存储节点接触件和所述着陆焊盘，并且在所述盖层材料层上形成焊盘材料层；以及蚀刻所述焊盘材料层和盖层材料层以形成沟槽。基于上述器件的进一步改进，DRAM器件的制造方法还包括：在形成所述刻蚀阻挡层之后，形成穿过所述刻蚀阻挡层并与所述着陆焊盘接触的电容器。基于上述器件的进一步改进，DRAM器件的制造方法还包括：在形成所述电容器之后，在所述隔离区和所述外围区上形成后端介质层。基于上述器件的进一步改进，DRAM器件的制造方法还包括：在形成所述后端介质层后进行退火工艺。基于上述器件的进一步改进，所述退火工艺为氢退火工艺。基于上述器件的进一步改进，所述氢退火的温度为100-1000℃，时间为1-60min。基于上述器件的进一步改进，采用共形沉积工艺形成所述刻蚀阻挡层，其中，所述沉积工艺的温度为400-500℃，TEOS的流量为20-1000sccm，以及沉积时间为10-1000s。基于上述器件的进一步改进，所述隔离区和所述后端介质层的材料包括SiO2。基于上述器件的进一步改进，所述刻蚀阻挡层的材料为Si3N4或SiBN。与现有技术相比，本专利技术至少可实现如下有益效果之一：1、通过在金属焊盘上方形成厚度较薄的共形刻蚀阻挡层，该共形的刻蚀阻挡层既能够起到隔离作用，防止水、氧等腐蚀性物质穿过，同时能够作为电容器制造过程的蚀刻阻挡层，因此通过形成该共形的刻蚀阻挡层可以省略沉积Si3N4层和Si3N4层的平坦化工艺步骤，显著减少生产时间，提高生产效率；同时能够节约生产成本，例如，生产成本节约了10％-20％，生产效率提高了20％-40％。2、通过控制刻蚀阻挡层的厚度，保证刻蚀阻挡层的厚度较薄，能够提高H离子的渗透率，改善氢退火的效果，提高制造时的成品率，保证DRAM器件的稳定性。3、通过在沟槽中的刻蚀阻挡层上填充氧化物层(例如SiO2)，氢退火工艺实施过程中，与现有工艺中的Si3N4层相比(Si3N4层有着高的薄膜密度，Si-N化学键的强度比Si-O键强)，H离子在Si3N4层中难以有效穿过而损失；然而在本申请的实施例中，H离子在氧化物层中会有效穿过，因此能够保证氢退火的效果，提高制造时的成品率，保证DRAM器件的稳定性。本专利技术中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。附图说明附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。图1为根据本专利技术实施例的DRAM器件的截面图。图2为根据本专利技术实施例的DRAM器件的制造方法的流程图；图3为根据本专利技术实施例的DRAM器件的制造过程中的中间阶段的截面图；图4为根据本专利技术实施例的DRAM器件的制造过程中的中间阶段的截面图；图5为根据本专利技术实施例的DRAM器件的制造过程中的中间阶段的截面图；本文档来自技高网...

【技术保护点】
1.一种DRAM器件，其特征在于，包括：/n半导体衬底，包括存储区和外围区；/n沟槽，嵌入所述存储区和所述外围区之间；/n刻蚀阻挡层，位于所述沟槽中；/n隔离区，位于所述沟槽中的所述刻蚀阻挡层上方；以及/n着陆焊盘，位于存储区中，其中，所述刻蚀阻挡层延伸到所述着陆焊盘上。/n

【技术特征摘要】
1.一种DRAM器件，其特征在于，包括：
半导体衬底，包括存储区和外围区；
沟槽，嵌入所述存储区和所述外围区之间；
刻蚀阻挡层，位于所述沟槽中；
隔离区，位于所述沟槽中的所述刻蚀阻挡层上方；以及
着陆焊盘，位于存储区中，其中，所述刻蚀阻挡层延伸到所述着陆焊盘上。


2.根据权利要求1所述的DRAM器件，其特征在于，所述存储区包括：
位线；
位线侧墙，位于所述位线的侧壁上；
存储节点接触件，位于相邻的位线侧墙之间；以及
所述着陆焊盘，位于所述存储节点接触件上。


3.根据权利要求1所述的DRAM器件，其特征在于，包括电容器，所述电容器的下电极穿过所述刻蚀阻挡层与所述着陆焊盘电连接。


4.根据权利要求2所述的DRAM器件，其特征在于，包括：
位线盖层，位于所述位线上方；
盖层材料层，位于所述外围区中并与所述存储区的所述位线盖层相对应，其中，所述沟槽嵌入所述位线盖层和所述盖层材料层之间。


5.根据权利要求4所述的DRAM器件，其特征在于，包括焊盘材料层，位于所述外围区中并与所述存储区的所述着陆焊盘相对应，其中，所述沟槽嵌入所述着陆焊盘和所述焊盘材料层之间，并且所述焊盘材料层位于所述盖层材料层上方。


6.根据权利要求1所述的DRAM器件，其特征在于，包括：
后端介质层，位于所述隔离区上方并且在所述外围区中位于所述刻蚀阻挡层上方。


7.根据权利要求6所述的DRAM器件，其特征在于，所述隔离区和所述后端介质层的材料包括SiO2。


8.根据权利要求1所述的DRAM器件，其特征在于，所述刻蚀阻挡层的材料为Si3N4或SiBN。


9.根据权利要求4所述的DRAM器件，其特征在于，还包括位于所述盖层材料层下方的层间介质层。


10.一种DRAM器件的制造方法，其特征在于，包括：
提供半导体衬底，所述...

【专利技术属性】
技术研发人员：郭炳容，王桂磊，孔真真，白国斌，李俊杰，李琳，
申请(专利权)人：中国科学院微电子研究所，真芯北京半导体有限责任公司，
类型：发明
国别省市：北京;11