DAC电路、固态成像元件和电子设备制造技术

本技术涉及能够利用小规模的电路构造来实现的DAC电路、固态成像元件和电子设备。DAC电路设置有：斜坡DAC，所述斜坡DAC产生斜坡信号，所述斜坡信号的电压以恒定的时间梯度变化；注入DAC，所述注入DAC在用于复位与所述斜坡信号进行比较的比较目标电压的复位时段内输出预定电压；以及加法电路，所述加法电路将所述斜坡DAC的输出与所述注入DAC的输出相加，并将该和作为比较参考电压输出到比较电路。本技术能够应用于例如固态成像元件的DAC电路等。

【技术实现步骤摘要】
【国外来华专利技术】DAC电路、固态成像元件和电子设备
本技术涉及DAC电路、固态成像元件和电子设备，特别地，涉及能够通过小规模的电路构造来实现的DAC电路、固态成像元件和电子设备。
技术介绍
具有如下图像传感器：包括排列成阵列的光电转换元件和用于对从几个光电转换元件中选择的一个输出进行数字化的AD转换电路。随着分配给一个AD转换电路的光电转换元件的数量减少，图像传感器的成像帧速率增加，图像获取时序的面内偏斜减小，从而能够获得具有高同步性的图像。因此，通常提供与光电转换元件阵列的列数或其倍数相同的AD转换电路。在这些情况下，光电转换元件的数量为数百至数千。在通过减少分配给一个AD转换电路的光电转换元件的数量来配置高分辨率的图像传感器时，集成的AD转换电路的数量变得巨大，因此每个AD转换电路的面积或功耗受到严格的限制。因此，例如，专利文献1和2公开了用于实现小面积和省电的AD转换电路。利用该AD转换电路，针对每一个或多个光电转换元件，可以提供具有一个AD转换电路的高分辨率图像传感器。引用列表专利文献专利文献1:WO2016/009832A专利文献2:WO2016/136448A
技术实现思路
本专利技术要解决的技术问题除了实现具有小面积和省电的AD转换电路之外，期望还利用小规模电路来实现DAC电路，该DAC电路产生将被提供给AD转换电路的斜坡信号。本技术就是鉴于上述情况而做出的，并且本技术能够实现具有小规模电路构造的DAC电路。解决问题的技术方案根据本技术的第一方面的DAC电路包括：斜坡DAC，所述斜坡DAC产生斜坡信号，所述斜坡信号的电压以恒定的时间梯度变化；注入DAC，所述注入DAC在用于复位与所述斜坡信号进行比较的比较目标电压的复位时段内输出预定电压；以及加法电路，所述加法电路将所述斜坡DAC的输出与所述注入DAC的输出相加，并将所述输出作为比较参考电压输出到比较电路。根据本技术的第二方面的固态成像元件包括DAC电路，所述DAC电路包括：斜坡DAC，所述斜坡DAC产生斜坡信号，所述斜坡信号的电压以恒定的时间梯度变化；注入DAC，所述注入DAC在用于复位与所述斜坡信号进行比较的比较目标电压的复位时段内输出预定电压；以及加法电路，所述加法电路将所述斜坡DAC的输出与所述注入DAC的输出相加，并将所述输出作为比较参考电压输出到比较电路。根据本技术的第三方面的电子设备包括固态成像元件，所述固态成像元件包括DAC电路，所述DAC电路包括：斜坡DAC，所述斜坡DAC产生斜坡信号，所述斜坡信号的电压以恒定的时间梯度变化；注入DAC，所述注入DAC在用于复位与所述斜坡信号进行比较的比较目标电压的复位时段内输出预定电压；以及加法电路，所述加法电路将所述斜坡DAC的输出与所述注入DAC的输出相加，并将所述输出作为比较参考电压输出到比较电路。根据本技术的第一方面至第三方面，在DAC电路中，斜坡DAC产生电压以恒定的时间梯度改变的斜坡信号；在用于复位与斜坡信号进行比较的比较目标电压的复位时段内，注入DAC输出预定电压；以及加法电路将斜坡DAC的输出与注入DAC的输出相加，然后将输出作为比较参考电压输出到比较电路。DAC电路、固态成像元件和电子设备可以是独立的设备，或者可以是包含在另一个设备中的模块。本专利技术的有益效果根据本技术的第一至第三方面，能够利用小规模的电路构造来实现。注意，不必受限于这里描述的效果，而也可以是本公开中说明的任何效果。附图说明图1是示出应用了本技术的固态成像元件的示意性构造的图。图2是示出像素的详细构造示例的框图。图3是示出比较电路的详细构造的电路图。图4是示出像素电路的详细构造的图。图5是示出在共用AD转换电路的情况下像素电路的详细构造的图。图6是说明通过FD直接耦合比较器进行的典型AD转换操作的图。图7是示出DAC电路的第一实施例的概念性电路构造的图。图8是示出图7中的DAC电路的更详细的构造示例的图。图9是示出斜坡DAC的电路示例的图。图10是示出注入DAC的电路示例的图。图11是示出通过将步进电流设置为预定值而产生的REF电压的示例的图。图12是示出通过将步进电流设置为预定值而产生的REF电压的示例的图。图13是说明注入脉冲与RST信号之间的时序关系的图。图14是示出图7中的第一实施例的变形例的图。图15是示出图4中的像素电路的变形例的图。图16是示出DAC电路的第二实施例的概念电路构造的图。图17是示出图16中的DAC电路的更详细的构造示例的图。图18是示出根据第二实施例的DAC电路的控制示例的图。图19是示出DAC电路的第三实施例的概念电路构造的图。图20是示出图19中的DAC电路的更详细的第一构造示例的图。图21是示出图19中的DAC电路的更详细的第二构造示例的图。图22是说明根据第三实施例的DAC电路的AD转换操作的时序图。图23是示出DAC电路的第四实施例的概念电路构造的图。图24是说明根据第四实施例的DAC电路的AD转换操作的时序图。图25是说明时序产生电路的详细构造示例的图。图26是说明时序产生电路的控制的时序图。图27是说明第一中心值检测处理的流程图。图28是说明第二中心值检测处理的流程图。图29是说明第二中心值检测处理的效果的图。图30是说明第二中心值检测处理的效果的图。图31是示出具有分级结构的中心值检测单元的构造示例的图。图32是说明更新寄存器值的基本概念的图。图33是用于执行图32中的寄存器值更新处理的电路的框图。图34是具有非线性滤波器的用于执行寄存器值更新处理的电路的框图。图35是具有非线性滤波器的用于执行寄存器值更新处理的电路的框图。图36是示出图35中的寄存器值更新电路的仿真结果的图。图37是示出通过组合图25的时序产生电路和第二实施例的DAC电路而进行控制的示例的图。图38是示出DAC电路的第五实施例的电路构造的图。图39是示出通过组合图25的时序产生电路和第三实施例的DAC电路而进行控制的示例的图。图40是示出通过组合图25的时序产生电路和第三实施例的DAC电路而进行控制的另一示例的图。图41是说明通过遮光像素获取P相数据的图。图42是说明通过遮光像素获取P相数据的图。图43是说明更新图42的遮光像素构造中的寄存器的图。图44是说明更新图42的遮光像素构造中的寄存器的图。图45是说明时序产生电路的另一详细构造示例的图。图46是示出DAC电路的第六实施例的电路构造的图。图47是示出DAC电路的第七实施例的电路构造的图。图48是示出通过图47中的DAC电路进行驱动的时序图。图49是示出成本文档来自技高网...

【技术保护点】
1.一种DAC电路，包括：/n斜坡DAC，所述斜坡DAC产生斜坡信号，所述斜坡信号的电压以恒定的时间梯度变化；/n注入DAC，所述注入DAC在用于复位与所述斜坡信号进行比较的比较目标电压的复位时段内输出预定电压；以及/n加法电路，所述加法电路将所述斜坡DAC的输出与所述注入DAC的输出相加，并将所述输出作为比较参考电压输出到比较电路。/n

【技术特征摘要】
【国外来华专利技术】20180129 JP 2018-0127041.一种DAC电路，包括：
斜坡DAC，所述斜坡DAC产生斜坡信号，所述斜坡信号的电压以恒定的时间梯度变化；
注入DAC，所述注入DAC在用于复位与所述斜坡信号进行比较的比较目标电压的复位时段内输出预定电压；以及
加法电路，所述加法电路将所述斜坡DAC的输出与所述注入DAC的输出相加，并将所述输出作为比较参考电压输出到比较电路。


2.根据权利要求1所述的DAC电路，其中，
所述斜坡DAC和所述注入DAC根据输入值以预定的步进电压改变输出电压，并且
将所述斜坡DAC的步进电压设置得比所述注入DAC的步进电压小。


3.根据权利要求1所述的DAC电路，还包括：
固定电压产生电路，所述固定电压产生电路产生预定的固定偏置电压，其中，
所述加法电路进一步将所述固定电压产生电路的输出与所述斜坡DAC的输出和所述注入DAC的输出相加，并且将所述输出作为所述比较参考电压输出到所述比较电路。


4.根据权利要求3所述的DAC电路，其中，
所述固定电压产生电路包括采样保持电路，并且
当所述采样保持电路处于保持模式时，所述固定电压产生电路输出所述预定的固定偏置电压。


5.根据权利要求1所述的DAC电路，还包括：
选择器，所述选择器选择第一输入值和第二输入值中的任一者，并且将所选的输入值提供给所述注入DAC，其中
所述注入DAC输出基于从所述选择器提供的所述第一输入值的第一电压，或者输出基于从所述选择器提供的所述第二输入值的第二电压。


6.根据权利要求5所述的DAC电路，其中，
所述比较电路将通过传输信号电荷而产生的所述比较目标电压与所述比较参考电压进行多次比较。


7.根据权利要求1所述的DAC电路，还包括：
控制电路，所述控制电路基于前一帧的AD转换结果确定用于控制下一帧的所述斜坡信号的电压的输入值，并将所述输入值提供给所述斜坡DAC，其中，
所述斜坡DAC基于从所述控制电路提供的所述输入值产生所述斜坡信号。


8.根据权利要求7所述的DAC电路，其中，
所述控制电路使用从所述前一帧提取的多个像素的第N个最大值(1<N)和第M个最小值(1<M)的平均值来检测P相数据中心值，并确定用于控制所述下一帧的斜坡信号的电压的所述输入值，所述P相数据中心值是表示CDS处理中所述像素的复位电平的P相数据的中心值。


9.根据权利要求8所述的DAC电路，其中，
所述控制电路分多个阶段检测从所述前一帧提取的多个像素的所述第N个最大值和所述第M个最小值的平均值。

【专利技术属性】
技术研发人员：北野伸，榊原雅树，菊池秀和，纳光明，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本;JP