保险丝结构及存储单元制造技术

本发明专利技术提出了一种保险丝结构，包括一编程晶体管以及一第一接触孔，编程晶体管包括：一衬底；一第一阱区，配置在衬底上；一第一电极区，配置于第一阱区上；一第二电极区，配置于第一阱区上，与第一电极区相对设置；一控制电极，配置于第一电极区、第二电极区间，用于接收一控制信号，以控制第一电极区与第二电极区电连接；第一接触孔，用以配置为保险丝接触孔，设置在编程晶体管的第一电极区上。本发明专利技术的保险丝结构及存储单元，由于保险丝结构只需要一个晶体管，不需要多晶硅电阻，即能实现编程与读取，由于没有了多晶硅电阻，不仅减小了编程时通路的阻抗，还可以进一步缩小编程晶体管的尺寸，同时减少了存储单元的整体面积。

【技术实现步骤摘要】
保险丝结构及存储单元
本专利技术涉及半导体领域，更具体地，涉及一种保险丝结构及存储单元。
技术介绍
OTP(一次性可编程存储单元)是集成电路中常用的技术。该项技术不需要额外的层次或工艺制造步骤，就可实现在芯片出厂后的精度调整或客户定制。其基本原理是通过破坏金属保险丝、多晶硅保险丝，击穿氧化层或者浮空栅捕获电荷等方式对芯片进行调整。现有技术中，破坏多晶硅保险丝或者金属保险丝是最常用的技术手段。但由于破坏多晶硅保险丝或者金属保险丝需要较大的电流，每一位(bit)存储单元均需要一个尺寸较大的烧写MOS管。因此芯片的尺寸会增大，成本会变高。近年来，接触孔保险丝或者通孔保险丝被提出，其烧写时所需的电流可以比多晶硅保险丝或者金属保险丝小很多(同工艺下约小了一个数量级)。因此每一bit存储单元所需烧写MOS管的尺寸也会很小很多，芯片尺寸可以减小。参考图1，图1为常规的接触孔保险丝结构的版图示意图，图2为图1所示的接触孔保险丝结构的剖面示意图。如图1、2所示，接触孔保险丝结构，包括一个MOS管110和一个多晶硅电阻结构120。MOS管110包括漏极111、源极112(N+)、体端P+、栅极113，其中，源极112构成接触孔保险丝结构的阴极；多晶硅电阻结构120包括多晶硅电阻121、接触孔W1、阳极122，其中，多晶硅电阻121一端连接于漏极111、另一端连接于阳极122，接触孔W1位于多晶硅电阻121靠近漏极111一侧。在烧写过程中，将阳极122和阴极之间偏置较高的电压，通过控制栅极113电位来控制左侧MOS管110的开启从而在接触孔W1中通过大电流将其烧毁，使得这条通路的阻抗变大，将使W1处拥有最弱的电流能力。经过这样一次烧写，读取过程时，同样将左侧MOS管110开启，在阳极和阴极之间偏置较小的电压，以实现读取。但是，对于如图1所示的接触孔保险丝结构，仍然需要一个多晶硅电阻，必然将影响存储单元的尺寸。因此，提供一种接触孔保险丝结构及存储单元，以进一步缩小尺寸，是本领域亟待解决的问题。
技术实现思路
有鉴于此，本专利技术提供了一种保险丝结构及存储单元，解决了现有技术中保险丝结构尺寸的技术问题。一方面，本专利技术提出了一种保险丝结构，包括：一编程晶体管，所述编程晶体管包括：一衬底；一第一阱区，配置在所述衬底上一第一电极区，配置于所述第一阱区上；一第二电极区，配置于所述第一阱区上，与所述第一电极区相对设置；一控制电极，配置于所述第一电极区、所述第二电极区间，用于接收一控制信号，以控制所述第一电极区与所述第二电极区电连接；以及一第一接触孔，用以配置为保险丝接触孔，设置在所述编程晶体管的所述第一电极区上。可选地，所述第一电极区配置为阳极端、所述第二电极区配置为阴极端。可选地，所述阴极端设置一个或多个第二接触孔，所述控制电极设置一个或多个第三接触孔；其中，所述第一接触孔配置为接收一第一电压信号，所述第二接触孔配置为接收一第二电压信号，所述第三接触孔配置为接收所述控制信号。可选地，所述阳极端与所述阴极端配置为一第一偏置电压、且所述控制电极控制所述第一电极区与所述第二电极区电连接，以烧毁所述第一接触孔。可选地，所述阳极端与所述阴极端配置为一第二偏置电压、且所述控制电极控制所述第一电极区与所述第二电极区电连接，以读取所述阳极端与所述阴极端间电流。可选地，所述编程晶体管为NMOS晶体管。可选地，所述衬底配置为P型衬底；所述第一阱区配置为P型阱区；所述第一电极区配置为N型重掺杂；所述第二电极区配置为N型重掺杂、P型重掺杂；以及所述控制电极配置为多晶硅材质。可选地，所述第一电极区配置为漏区，所述第二电极区配置为源区与体端。可选地，所述编程晶体管为PMOS晶体管。另一方面，一种存储单元，包括上述的任一项所述的保险丝结构。本专利技术保险丝结构及存储单元，由于保险丝结构只需要一个晶体管，不需要多晶硅电阻，即能实现编程与读取，由于没有了多晶硅电阻，不仅减小了编程时通路的阻抗，还可以进一步缩小编程晶体管的尺寸，同时减少了存储单元的整体面积。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明被结合在说明书中并构成说明书的一部分的附图示出了本专利技术的实施例，并且连同其说明一起用于解释本专利技术的原理。图1为常规的接触孔保险丝结构的版图示意图；图2为图1所示的接触孔保险丝结构的剖面示意图；图3为本专利技术一实施例的保险丝结构的版图示意图；图4为图3所示的保险丝结构的剖面示意图；图5为本专利技术一实施例的存储单元的结构示意图。具体实施方式现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。参考图3、图4，图3为本专利技术一实施例的保险丝结构的版图示意图，图4为图3所示的保险丝结构的剖面示意图。如图3、4所示，保险丝结构包括一编程晶体管210及第一接触孔220，编程晶体管210包括一衬底211、一第一阱区215、一第一电极区212、一第二电极区213、一控制电极214。在本实施例中，第一阱区215配置在衬底211上；第一电极区212，配置于第一阱区215上；第二电极区213，配置于第一阱区215上，与第一电极区212相对设置；控制电极214，配置于第一电极区212、第二电极区213间，用于接收一控制信号，以控制第一电极区212与第二电极区213电连接；第一接触孔220，用以配置为保险丝接触孔，即接触孔中设有保险丝，设置在编程晶体管210的第一电极区212上。在本实施例中，编程晶体管210可以是NMOS晶体管，也可以是PMOS晶体管，当然，还可以是其他晶体管，本实施例中将以NMOS晶体管为例进行说明。在本实施例中，衬底211，可以是P型衬底(P-sub)，第一阱区215，配置为P型阱区，第一电极区212配置为N型重掺杂(N+)，第二电极区213配置为N型重掺杂(N+)、P型重掺杂(P+)，控制电极214，即栅极，配置为多晶硅材质(Poly)。本实施例中，第一电极区212配置为阳极端、本文档来自技高网...

【技术保护点】
1.一种保险丝结构，其特征在于，包括：/n一编程晶体管，所述编程晶体管包括：/n一衬底；/n一第一阱区，配置在所述衬底上；/n一第一电极区，配置于所述第一阱区上；/n一第二电极区，配置于所述第一阱区上，与所述第一电极区相对设置；/n一控制电极，配置于所述第一电极区、所述第二电极区间，用于接收一控制信号，以控制所述第一电极区与所述第二电极区电连接；以及/n一第一接触孔，用以配置为保险丝接触孔，设置在所述编程晶体管的所述第一电极区上。/n

【技术特征摘要】
1.一种保险丝结构，其特征在于，包括：
一编程晶体管，所述编程晶体管包括：
一衬底；
一第一阱区，配置在所述衬底上；
一第一电极区，配置于所述第一阱区上；
一第二电极区，配置于所述第一阱区上，与所述第一电极区相对设置；
一控制电极，配置于所述第一电极区、所述第二电极区间，用于接收一控制信号，以控制所述第一电极区与所述第二电极区电连接；以及
一第一接触孔，用以配置为保险丝接触孔，设置在所述编程晶体管的所述第一电极区上。


2.根据权利要求1所述的保险丝结构，其特征在于，所述第一电极区配置为阳极端、所述第二电极区配置为阴极端。


3.根据权利要求2所述的保险丝结构，其特征在于，
所述阴极端设置一个或多个第二接触孔，所述控制电极设置一个或多个第三接触孔；
其中，所述第一接触孔配置为接收一第一电压信号，所述第二接触孔配置为接收一第二电压信号，所述第三接触孔配置为接收所述控制信号。


4.根据权利要求3所述的保险丝结构，其特征在于，
所述阳极端与所述阴极端配置为一第一偏置电压、且所...

【专利技术属性】
技术研发人员：王炜槐，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33