半导体结构及其形成方法技术

一种半导体结构及其形成方法，所述方法包括：提供基底，所述基底包括衬底和依次形成在衬底上的高K层、高K帽层、栅电极层；形成图形化的掩膜层，所述掩膜层暴露部分栅电极层，且覆盖用于形成栅电极的部分栅电极层；以所述掩膜层为掩膜，刻蚀所述栅电极层，形成栅电极；对刻蚀后的基底进行同步脉冲等离子体处理，去除所述刻蚀后的基底上的刻蚀残留物。在刻蚀栅电极层后，对刻蚀后的基底进行同步脉冲等离子体处理，去除所述刻蚀后的基底上的刻蚀残留物。由于同步脉冲方式产生的等离子体能量较低，能够有效降低对器件造成PID，提高器件的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着科技的发展，MOS晶体管的尺寸不断缩小，晶体管中的栅氧介质层的厚度也逐渐变小。但是，当栅氧介质层缩减至2nm以下时，器件会出现明显的隧穿泄露，进而影响到器件的性能。高K工艺将具有高介电常数K(HK，HighK)材料的高K层替代栅氧介质层，以提高该层的绝缘性，使得该层在小尺寸厚度下仍能有效避免隧穿泄露的缺陷。其中，高K材料是指K大于4的材料，例如HfO2，介电常数K能够达到25，从而能够有效避免隧穿泄露，提高器件性能。然而，采用高K工艺形成的器件，器件性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，以提高器件性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底和依次形成在衬底上的高K层、高K帽层、栅电极层；形成图形化的掩膜层，所述掩膜层暴露部分栅电极层，且覆盖用于形成栅电极的部分栅电极层；以所述掩膜层为掩膜，刻蚀所述栅电极层，形成栅电极；对刻蚀后的基底进行同步脉冲等离子体处理，去除所述刻蚀后的基底上的刻蚀残留物。相应的，本专利技术还提供一种半导体结构，包括：衬底；形成于所述衬底上的栅极结构，所述栅极结构包括高K栅介质层、位于所述高K栅介质层上的高K帽结构和位于所述高K帽结构上的栅电极；形成于所述栅极结构上的掩膜层。与现有技术相比，本专利技术的技术方案具有以下优点：为了解决所述技术问题，本专利技术实施例在刻蚀栅电极层后，对刻蚀后的基底进行同步脉冲等离子体处理，去除所述刻蚀后的基底上的刻蚀残留物。由于同步脉冲方式产生的等离子体能量较低，能够有效降低对器件造成PID，提高器件的性能。此外，本专利技术实施例在去除所述刻蚀后的基底上的刻蚀残留物之后，还清洗所述刻蚀后的基底，进一步去除所述基底上剩余的刻蚀残留物，从而能够在有效去除刻蚀栅电极层时产生的聚合物的前提下，降低对器件造成PID。附图说明图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；图4至图8是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图；图9至图10是本专利技术半导体结构的形成方法另一实施例中部分步骤对应的结构示意图。具体实施方式由
技术介绍
可知，高K工艺形成的器件，器件性能仍有待提高。现结合一种半导体结构的形成方法分析器件性能有待提高的原因。参考图1至图3，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。参考图1，提供基底，所述基底包括衬底100和依次形成在衬底100上的高K层110、高K帽层120和栅电极层130；参考图2，形成图形化的掩膜层104，所述掩膜层暴露部分栅电极层130，且覆盖用于形成栅电极的部分栅电极层130；接着，参考图3，以所述掩膜层104为掩膜，刻蚀所述栅电极层130，形成栅电极103。然而，在进行栅电极层130的刻蚀时，会产生刻蚀残留物，该种刻蚀残留物为一种聚合物(polymer)，主要包括刻蚀剂和反应的生成物，该聚合物不易去除，从而影响器件的性能。通常情况下，采用常规的连续射频等离子体处理可以去除此步骤中产生的刻蚀残留物。但是，这种方式产生的等离子体能量很高，因而会对器件，特别是器件上的敏感部位造成PID，进而造成器件性能的下降。为了解决所述技术问题，本专利技术实施例在刻蚀栅电极层后，对刻蚀后的基底进行同步脉冲等离子体处理，去除所述刻蚀后的基底上的刻蚀残留物。由于同步脉冲方式产生的等离子体能量较低，能够有效降低对器件造成PID，提高器件的性能。此外，本专利技术实施例在去除所述刻蚀后的基底上的刻蚀残留物之后，还清洗所述刻蚀后的基底，进一步去除所述基底上剩余的刻蚀残留物，从而能够在有效去除刻蚀栅电极层时产生的聚合物的前提下，降低对器件造成PID。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。参考图图4至图8是本专利技术一实施例中半导体结构的形成方法各步骤对应的结构示意图。参考图4，提供基底，所述基底包括衬底200和依次形成在衬底200上的高K层210、高K帽层220和栅电极层230；所述基底用于为后续形成栅极结构提供工艺基础。具体地，后续通过刻蚀所述基底上的高K层210、高K帽层220和栅电极层230，以形成栅极结构。本实施例中，所述衬底200的材料为硅。在另一些实施例中，所述衬底200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，或者，所述衬底200还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述衬底200的材料可以是适宜于工艺需要或易于集成的材料。在其他实施例中，所述衬底200还可以包括第一半导体层以及外延生长于所述第一半导体层上的第二半导体层，所述第一半导体层用于为后续形成衬底提供工艺基础，所述第二半导体层用于为后续形成半导体器件提供工艺基础。所述衬底200上表面还可以包括层间介质层(interfaciallayer)(图中未示出)，所述层间介质层用于隔离衬底200与衬底上的层结构，通常为氧化硅材料。本实施例中，所述衬底200上还形成有高K层210。所述高K层210用于形成高K栅介质层，进而作为栅介质层隔离所述衬底200与栅电极层，以实现避免隧穿泄露。需要说明的是，高K材料是指介电常数K大于氧化硅的介电常数(约为4)的材料，在本实施例中，所述高K层210是采用高K材料形成的层结构。具体的，所述高K层210的材料可以为HfO2、HfSiON、ZrO2或Al2O3中的一种或多种。具体的，所述高K层210包括多种材料时，所述高K层210可以为多种材料的叠层结构。在本实施例中，所述高K层210为HfO2，通过沉积工艺形成，其介电常数K能够达到25，从而能够有效避免隧穿泄露，提高器件性能。本实施例中，所述衬底200上还形成有位于高K层210上的高K帽(HKcap)层220。所述高K帽层220用于作为高K层210与栅电极层230之间的缓冲层，调节后续栅电极层230形成的栅电极的功函数。具体的，高K帽层220的材料可以为TiN、Ti、TaN、Al、Co或W中的一种或多种，当所述高K帽层220包括多种材料时，所述高K帽层220可以为多种材料的叠层结构。在本实施例中，所述高K帽层220为TiN，采用原子层沉积工艺(atomiclayerdeposition，ALD)形成。本实施例中，所述衬底200上还形成有位于高K帽(HKcap)层220上的栅电极层230。所述栅电极层230用于形成栅电极，具体的，可以通过刻蚀工艺刻蚀所述栅电极层230，以形成栅电极。具体的，栅电极层230的材料可以为Si、Al、Cu、Ag、Au、Pt、Ni、Ti、Co或W中的一种或多种，当所述栅电极层230包括多种材料时，所述栅电极层230可以为多种材料的叠层结构。在本实施例中，所本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底和依次形成在衬底上的高K层、高K帽层、栅电极层；/n形成图形化的掩膜层，所述掩膜层暴露部分栅电极层，且覆盖用于形成栅电极的部分栅电极层；/n以所述掩膜层为掩膜，刻蚀所述栅电极层，形成栅电极；/n对刻蚀后的基底进行同步脉冲等离子体处理，去除所述刻蚀后的基底上的刻蚀残留物。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底和依次形成在衬底上的高K层、高K帽层、栅电极层；
形成图形化的掩膜层，所述掩膜层暴露部分栅电极层，且覆盖用于形成栅电极的部分栅电极层；
以所述掩膜层为掩膜，刻蚀所述栅电极层，形成栅电极；
对刻蚀后的基底进行同步脉冲等离子体处理，去除所述刻蚀后的基底上的刻蚀残留物。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述去除所述刻蚀后的基底上的刻蚀残留物之后，还包括：
清洗所述刻蚀后的基底，以去除剩余的刻蚀残留物。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述对刻蚀后的基底进行同步脉冲等离子体处理的步骤中，源功率为100W至1000W，偏置功率为0W至50W。


4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述对刻蚀后的基底进行同步脉冲等离子体处理的步骤中，同步脉冲的占空比为10％至50％，频率为500Hz至50KHz。


5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述对刻蚀后的基底进行同步脉冲等离子体处理的步骤中，腔室压力为2毫托至20毫托。


6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述对刻蚀后的基底进行同步脉冲等离子体处理的步骤中，通入第一气体，所述第一气体为氩气、氦气、氖气、氢气或氮气中的一种。


7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述对刻蚀后的基底进行同步脉冲等离子体处理的步骤中通入第二气体，所述第二气体为氢气或氧气。


8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述对刻蚀后的基底进行同步脉冲等离子体处理的步骤中，所述第一气体的流量为100sccm至500sccm，所述第二气体的流量为50sccm至200sccm。


9.如权利要求2所述的半导体结构的形成方法，其特征在于，所述清洗所述刻蚀后的基底的步骤包括：
将...

【专利技术属性】
技术研发人员：石梦，孙武，韩宝东，阎海涛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31