处理系统、对应装置及对应方法制造方法及图纸

本公开的实施例涉及处理系统、对应装置及对应方法。集成电路包括耦合到参考时钟信号节点的时钟控制电路以及包括电压调节器、数字电路和模拟电路的多个电路。电压调节器在操作中提供经调节的电压。时钟控制电路在操作中生成系统时钟。输入/输出接口电路装置被耦合到多个电路和共用输入/输出节点。输入/输出接口电路装置在操作中将多个电路中的一个电路选择性地耦合到共用输入/输出节点。

【技术实现步骤摘要】
处理系统、对应装置及对应方法
本说明书涉及具有嵌入式处理系统的集成电路。
技术介绍
在针对通用应用的处理电路(例如，诸如STM32微控制器的微控制器或片上系统(SoC))中，晶体振荡器(或者内部放置在微控制器芯片上或者外部放置)用于稳定且精确地生成频率。这要求微控制器有能力根据需要特别是向外部晶体振荡器提供经调节的电源。但是，微控制器通常还具有诸如低功率操作和减少封装引脚计数的要求(例如，这要求使用通用输入/输出节点而不是专用节点)，以节省封装引脚计数并根据应用需求来驱动这种通用输入/输出节点。在这种微控制器中提供内部电压调节器的已知公开提供了微控制器的封装引脚专用于内部经调节的电源和外部晶体振荡器之间的功率连接。但是，因为这无法以牺牲GPIO开发的灵活性为代价来获得，所以需要添加专用节点，从而允许覆盖通用市场中的不同应用。因此，对于那些不需要外部晶体振荡器的微控制器应用以及不需要向外部晶体振荡器馈送经调节的电源的应用以及在特定的时间窗期间使用从微控制器接收经调节的功率的外部晶体振荡器的那些应用，可能出现专用引脚不可用的情况。
技术实现思路
尽管在该领域中进行了广泛的活动，但是期望改进的公开以在不会引起过于复杂(并且对应地昂贵)的布置的情况下，提供合理水平的安全性。一个或多个实施例提供了具有所附权利要求中阐述的特征的电路。一个或多个实施例可以涉及对应的装置(例如，诸如基于微控制器的消费产品(例如，家用电器)的消费产品)和对应的方法。权利要求形成本文关于实施例提供的技术教导的组成部分。一个或多个实施例提供了可在不改变引脚计数的情况下提供经调节的电压输出，这确定了在不影响封装的情况下减小了电路板的BoM(物料清单)的减少。一个或多个实施例还提供了GPIO灵活性，因为可以处理具有或不具有外部振荡器的应用、带有具有或不具有来自处理电路的经调节的电压的外部振荡器的应用，而不需要不同的封装或特定的封装选项。在一些实施例中，处理系统包括：振荡器管理电路，该振荡器管理电路向所述微控制器中的时钟控制器提供振荡器信号，从而生成系统时钟，这种振荡器管理电路至少包括用于耦合外部晶体振荡器的节点；内部电压调节器，该内部电压调节器被耦合至数字电压供应节点来提供经调节的功率作为输出；通用输入/输出电路(GPIO)，其包括在通用输入/输出控制器的控制下由微控制器的多个模拟电路经由相应模拟链路共享模拟电路、由也在通用输入/输出控制器的控制下操作的微控制器的多个数字电路共享的数字输入输出电路，所述模拟电路和数字电路耦合到共用输入/输出节点。在一些实施例中，集成电路包括：在操作中生成系统时钟的时钟控制电路，时钟控制电路被耦合到参考时钟信号节点；多个电路，其包括在操作中提供经调节的电压的电压调节器、数字电路和模拟电路；以及输入/输出接口电路装置，其被耦合到多个电路和共用输入/输出节点，其中输入/输出接口电路装置在操作中将多个电路中的一个电路选择性地耦合到共用输入/输出节点。在一些实施例中，系统包括：处理器系统和耦合到处理器系统的时钟控制电路的晶体振荡器。处理器系统包括：在操作中生成系统时钟的时钟控制电路，时钟控制电路被耦合到参考时钟信号节点；多个电路，其包括在操作中提供经调节的电压的电压调节器、数字电路和模拟电路的多个电路；以及输入/输出接口电路装置，其被耦合到多个电路和共用输入/输出节点，其中输入/输出接口电路装置在操作中将多个电路中的一个电路选择性地耦合到共用输入/输出节点。在一些实施例中，方法包括：由集成电路的时钟控制电路生成系统时钟；以及将多个电路中的一个电路选择性地耦合到共用输入/输出节点，多个电路包括在操作中提供经调节的电压的电压调节器、数字电路和模拟电路；其中当共用输入/输出节点耦合到晶体振荡器的输入节点时，电压调节器耦合到共用输入/输出节点。一个或多个实施例可以应用于针对通用应用的微控制器或片上系统(SoC)布置。附图说明现在将参考附图仅通过示例的方式来描述一个或多个实施例，其中：图1是根据实施例的一个示例系统的框图；图2是根据变型实施例的一个示例系统的框图；图3是一个示例配置中的图1的系统的框图；以及图4是一个示例配置中的图1的系统的框图。具体实施方式在随后的描述中，说明了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。可以在没有一个或多个特定细节的情况下或者利用其他方法、组件、材料等来获得实施例。在其他情况下，没有详细说明或描述已知的结构、材料或操作，使得实施例的某些方面将不被遮盖。在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示相对于实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，可以在本说明书的一个或多个点中出现的诸如“在实施例中”或“在一个实施例中”的短语不一定指代同一实施例。此外，在一个或多个实施例中，可以以任何适当的方式来对特定的构型、结构或特性进行组合。本文中使用的参考标号仅出于方便起见而提供，并且因此未限定保护的程度或实施例的范围。图1的框图是部分示出的处理系统10(特别地，通用微控制器)的示例。具体地，包括中央处理电路的核未被示出，并且由与表示这种中央处理电路的附图标记30交换的信号来指示。利用附图标记11指示振荡器控制电路11。这种振荡器管理电路11是可以耦合到外部晶体振荡器50来获得频率基准Xosc_ref并将外部振荡器时钟信号Xosc_clk提供给时钟控制器13的电路。如所提到的，处理系统10的中央处理电路30(在图1中以附图标记30示意性地示出)借助程序寄存器131来命令时钟控制器13的控制逻辑132。时钟控制器13的控制逻辑132被配置为向接收多个时钟信号的多路复用器133发布选择信号CS，以选择用于处理系统10的系统时钟sys_clk，多个时钟信号包括外部振荡器时钟信号Xosc_clk和来自其他源clk_srcs的其他时钟信号。这种控制逻辑132还被配置为在中央处理电路30的控制下发布包括握手信号的时钟控制信号，握手信号包括：使能外部时钟信号Xosc_clk、以及用于与振荡器控制电路11进行通信的就绪外部时钟信号Xosc_clk_ready、以及用于控制外部振荡器50被振荡器控制电路11启用和禁用的外部振荡器使能信号Xosc_en。根据本公开的一个方面，控制逻辑132还被配置为在CPU30的控制下发布外部振荡器功率使能信号ext_Xosc_pwr_en，外部振荡器功率使能信号ext_Xosc_pwr_en使得能够将处理系统10的芯片的功率提供给外部振荡器50(如果存在)。如下更详细地描述，外部振荡器功率使能信号ext_Xosc_pwr_en对开关的控制比特执行门控，从而使得能够对外部振荡器50供电。为此，在图1中以虚线示出了外部晶体振荡器50来指示这种外部晶体振荡器50可以耦合或不耦合至处理系统10(如下图4的配置中所示)。特别地，处理系统10包括用本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：/n时钟控制电路，所述时钟控制电路在操作中生成系统时钟，所述时钟控制电路被耦合到参考时钟信号节点，所述参考时钟信号节点被配置为接收外部时钟信号；/n多个电路，包括：/n电压调节器，所述电压调节器在操作中提供经调节的电压；/n数字电路；和/n模拟电路；以及/n输入/输出接口电路装置，所述输入/输出接口电路装置被耦合到所述多个电路和共用输入/输出节点，其中所述输入/输出接口电路装置在操作中将所述多个电路中的一个电路选择性地耦合到所述共用输入/输出节点。/n

【技术特征摘要】
20190228 IT 1020190000029611.一种集成电路，包括：
时钟控制电路，所述时钟控制电路在操作中生成系统时钟，所述时钟控制电路被耦合到参考时钟信号节点，所述参考时钟信号节点被配置为接收外部时钟信号；
多个电路，包括：
电压调节器，所述电压调节器在操作中提供经调节的电压；
数字电路；和
模拟电路；以及
输入/输出接口电路装置，所述输入/输出接口电路装置被耦合到所述多个电路和共用输入/输出节点，其中所述输入/输出接口电路装置在操作中将所述多个电路中的一个电路选择性地耦合到所述共用输入/输出节点。


2.根据权利要求1所述的集成电路，其中：
所述输入/输出接口电路装置包括输入/输出控制电路，并且
所述输入/输出控制电路装置被配置为：基于由所述时钟控制电路发布的振荡器功率使能信号，将所述输入/输出接口电路装置的所述数字电路或所述模拟电路中的一个电路选择性地耦合到所述共用输入/输出节点。


3.根据权利要求2所述的集成电路，其中：
所述共用输入/输出节点被配置为耦合到外部晶体振荡器的电源输入节点；并且
所述时钟控制电路被配置为发布所述振荡器功率使能信号，以使得所述输入/输出控制电路能够发布第一控制信号，来启用耦合在所述模拟电路和所述共用输入/输出节点之间的模拟开关，并发布第二控制信号，来禁用耦合在所述数字电路和所述共用输入/输出节点之间的数字输入/输出电路。


4.根据权利要求2所述的集成电路，其中：
外部电压源被耦合到晶体振荡器的电源输入节点，并且
所述时钟控制电路被配置为发布所述振荡器功率使能信号，以使得所述输入/输出控制电路能够发布第三控制信号，来禁用耦合在所述模拟电路和所述共用输入/输出节点之间的模拟开关，并发布第四控制信号，来启用耦合在所述数字电路和所述共用输入/输出节点之间的数字输入/输出电路。


5.根据权利要求1所述的集成电路，其中所述数字电路包括输入数字电路和输出数字电路。


6.根据权利要求1所述的集成电路，包括功率耦合模拟开关，所述功率耦合模拟开关被配置为：在由所述输入/输出接口电路发布的控制信号下，将所述经调节的电压耦合到所述共用输入/输出节点。


7.根据权利要求1所述的集成电路，其中所述功率耦合模拟开关在所述输入/输出接口电路装置的外部。


8.根据权利要求7所述的集成电路，包括振荡器控制电路，所述振荡器控制电路在操作中将振荡器信号提供给所述时钟控制电路；并且
其中所述功率耦合模拟开关被包括在所述振荡器控制电路中。


9.根据权利要求6所述的集成电路，其中所述输入/输出接口电路装置被配置为发布用于控制所述功率耦合模拟开关的第一控制信号、以及用于控制所述模拟电路的第二控制信号。


10.一种系统，包括：
处理器系统，包括：
时钟控制电路，所述时钟控制电路在操作中生成系统时钟，所述时钟控制电路被耦合到参考时钟信号节点；
多个电路，包括：
电...

【专利技术属性】
技术研发人员：M·唐蒂尼，D·曼加诺，R·孔多雷利，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利;IT