具有防雷击功能的高功率因数5G通信基站的电源制造技术

本发明专利技术提出了一种具有防雷击功能的高功率因数5G通信基站的电源。该用于5G通信基站的电源，包括连接输入电源的PFC电路，所述PFC电路包括防雷击模块以防雷击，具有防雷击功能，提高功率因数校正电路的抗干扰能力。

【技术实现步骤摘要】
具有防雷击功能的高功率因数5G通信基站的电源
本申请涉及电源
，尤其涉及一种具有防雷击功能的高功率因数5G通信基站的电源。
技术介绍
5G时代正在加速到来，新兴的业务模式使得通信基站的能耗大幅增长，传统的通信电源捉襟见肘，对电源的性能和功能提出了新要求。电磁兼容性EMC（ElectromagneticCompatibility）是指设备或系统在电磁环境中符合运行要求，对其所在的环境产生的电磁干扰不能超过一定的限值；另一方面是指器具对其所在环境中存在的电磁干扰具有一定程度的抗扰度，即电磁敏感性。用在电源上的电磁兼容性电路的重点在于在减少功率因数校正电路受到辐射骚扰或者提高抗干扰能力，但是目前的电磁兼容性电路并没有防雷击功能，尤其是在南方的雨季较多受到雷电天气的影响，导致功率因数校正电路的功率因数值受到影响。因此，需要一种具有防雷击功能的高功率因数5G通信基站的电源，以解决现有技术中存在的上述技术问题。
技术实现思路
本申请提供一种具有防雷击功能的高功率因数5G通信基站的电源，具有防雷击功能，提高功率因数校正电路的抗干扰能力。本申请采用的技术方案是：一种具有防雷击功能的高功率因数5G通信基站的电源，包括连接输入电源的PFC电路，所述PFC电路包括防雷击模块以防雷击。可选地，所述防雷击模块（130）包括：4个压敏电阻，6个放电管，其中，压敏电阻（PT39）和压敏电阻（PT40）串联后与串联的压敏电阻（RT44）和压敏电阻（RT45）并联后分别连接至供电设备的物理接口（*47）和供电设备的物理接口（*48），放电管（*41）和放电管（*43）串联后的一端连接至压敏电阻（PT39）和压敏电阻（PT40）之间后其另一端连接至压敏电阻（RT44）和压敏电阻（RT45）之间，并且供电设备的物理接口（*42）连接至放电管（*41）和放电管（*43）之间。可选地，所述PFC电路还包括抗干扰模块（140），所述抗干扰模块（140）包括：2个变压器，2个电容，2个压敏电阻，其中，电容（C91）的两端分别连接变压器（L2）的初级线圈的接线端1和次级线圈的接线端2，变压器（L34）的初级线圈的接线端4和次级线圈的接线端3分别连接至电容（C91）的两端，压敏电阻（PT35）、电容（C95）和压敏电阻（PT37）并联后的两端分别连接至变压器（L34）的初级线圈的接线端1和次级线圈的接线端2。可选地，所述抗干扰模块（140）还包括：2个二极管，4个电阻，5个电容，二极管（D46）的一端连接至变压器（L34）的次级线圈的接线端2，二极管（D47）的一端连接至变压器（L34）的初级线圈的接线端1，二极管（D46）的另一端和二极管（D47）的另一端分别连接至串联的电阻（R185）、电阻（R181）和电阻（R176），电容（C87）和电阻（R179）并联后的一端连接至电阻（R176），电容（C85）和电容（C86）并联后与并联的电容（C90）和电容（C89）串联的一端连接至电阻（R185）和二极管（D46）之间后接地。可选地，所述PFC电路还包括功率放大模块，所述功率放大模块包括：2个IC芯片，1个整流桥堆，2个MOS管，2个电感，5个电感，9个电阻，9个电容，其中，芯片ICE3PCS03G的GATE引脚串联电阻（RT1）连接至芯片TC44201的INPUT引脚，芯片ICE3PCS03G的Isense引脚串联电阻（R182）后分别连接至MOS（Q36）和MOS管（Q37）的S极，芯片TC44201的OUT引脚6串联电阻（R167）后连接至MOS管（Q37）的G极，芯片TC44201的OUT引脚7与并联的电阻（R165）和二极管（D40）串联后连接至MOS管（Q36）的G极，二极管（D43）的一端连接至电阻（R167）和MOS管（Q37）之间后其另一端连接至芯片TC44201的OUT引脚7和电阻（R165）之间，电阻（R170）的一端连接至电阻（R165）和MOS管（Q36）之间后接地，电阻（R172）的一端连接至电阻（R167）和MOS管（Q37）之间后接地，电阻（R169）、电阻（R174）和电阻（R178）并联后的一端分别连接至MOS（Q36）和MOS管（Q37）的S极后接地，整流桥堆（D42）的V+引脚与并联的电感（L8）和二极管（D38）串联后连接至MOS管（Q36）的D极，整流桥堆（D42）的V+引脚串联电感（L9）后连接至MOS管（Q37）的D极，二极管（D39）和二极管（D41）串联后连接至MOS管（Q36）的D极和MOS管（Q37）的D极之间，电容（C79）的一端连接至整流桥堆（D42）的V+引脚后接地，芯片ICE3PCS03G的Icomp引脚串联电容（C88）后接地，芯片ICE3PCS03G的FREQ引脚与并联的电阻（R184）和电容（C94）的串联后接地，电容（C93）的一端连接至芯片ICE3PCS03G的Isense引脚后接地，电容（C92）的一端连接至芯片ICE3PCS03G的VSENSE引脚后接地，电容（C80）、电容（C82）、电容（C83）、电容（C84）并联后的一端连接至芯片ICE3PCS03G的VCC引脚和芯片TC44201的VDD引脚之间后接地。可选地，所述功率放大电路还包括防涌浪模块，所述防涌浪模块包括：1个二极管，1个继电器，6个电容，11个电阻，其中，并联的继电器（*28）、压敏电阻（*26）、压敏电阻（*27）与并联的电容（C71）、电容（C69）、电容（C70）以及并联的电容（C77）、电容（C75）、电容（C76）依次串联后的一端连接串联的二极管（D44）和电阻（R171），其另一端连接串联的电阻（R168）、电阻（R175）、电阻（R180）、电阻（R188）后接地，电阻（R166）、（R173）、电阻（R177）、电阻（R183）、电阻（R193）串联后的一端连接至电阻（R168）和电容（C76）之间后接地，芯片ICE3PCS03G的VSENSE引脚连接至电阻（R183）和电阻（R193）之间，电阻（R194）的一端连接至电阻（R183）和电阻（R193）之间后接地。可选地，所述PFC电路还包括状态保护模块，所述状态保护模块包括：1个IC芯片，1个光耦，3个二极管，9个电阻，其中，二极管（D47）与电阻（R210）、电阻（R211）和电阻（R208）依次串联后连接至IC芯片（U9）的引脚INA-，电容（C98）、电阻（R220）和电阻（R218）并联后的一端连接至IC芯片（U9）的引脚INA-后接地，电阻（R224）和二极管（D56）串联后的一端连接至IC芯片（U9）的引脚INA+后其另一端连接至IC芯片（U9）的引脚OUTA，电阻（R221）和二极管（D55）串联后的一端连接至IC芯片（U9）的引脚INB-后其另一端连接至IC芯片（U9）的引脚OUTB，电阻（R225）与电阻（R222）串联后的一端连接至IC芯片（U9）的引脚OUTA和IC芯片（U9）的引脚OUTB之间后其另一端连接至光耦（PC5）的输入端，以将电压信号发送至控制中心CPU的接口C本文档来自技高网...

【技术保护点】
1.具有防雷击功能的高功率因数5G通信基站的电源，其特征在于，包括连接供电设备的PFC电路，所述PFC电路包括防雷击模块以防雷击。/n

【技术特征摘要】
1.具有防雷击功能的高功率因数5G通信基站的电源，其特征在于，包括连接供电设备的PFC电路，所述PFC电路包括防雷击模块以防雷击。


2.根据权利要求1所述的电源，其特征在于，所述防雷击模块（130）包括：4个压敏电阻，6个放电管，其中，压敏电阻（PT39）和压敏电阻（PT40）串联后与串联的压敏电阻（RT44）和压敏电阻（RT45）并联后分别连接至供电设备的物理接口（*47）和供电设备的物理接口（*48），放电管（*41）和放电管（*43）串联后的一端连接至压敏电阻（PT39）和压敏电阻（PT40）之间后其另一端连接至压敏电阻（RT44）和压敏电阻（RT45）之间，并且供电设备的物理接口（*42）连接至放电管（*41）和放电管（*43）之间。


3.根据权利要求2所述的电源，其特征在于，所述PFC电路还包括抗干扰模块（140），所述抗干扰模块（140）包括：2个变压器，2个电容，2个压敏电阻，其中，电容（C91）的两端分别连接变压器（L2）的初级线圈的接线端1和次级线圈的接线端2，变压器（L34）的初级线圈的接线端4和次级线圈的接线端3分别连接至电容（C91）的两端，压敏电阻（PT35）、电容（C95）和压敏电阻（PT37）并联后的两端分别连接至变压器（L34）的初级线圈的接线端1和次级线圈的接线端2。


4.根据权利要求3所述的电源，其特征在于，所述抗干扰模块（140）还包括：2个二极管，4个电阻，5个电容，二极管（D46）的一端连接至变压器（L34）的次级线圈的接线端2，二极管（D47）的一端连接至变压器（L34）的初级线圈的接线端1，二极管（D46）的另一端和二极管（D47）的另一端分别连接至串联的电阻（R185）、电阻（R181）和电阻（R176），电容（C87）和电阻（R179）并联后的一端连接至电阻（R176），电容（C85）和电容（C86）并联后与并联的电容（C90）和电容（C89）串联的一端连接至电阻（R185）和二极管（D46）之间后接地。


5.根据权利要求1至4中任一项所述的电源，其特征在于，所述PFC电路还包括功率放大电路，所述功率放大电路包括：2个IC芯片，1个整流桥堆，2个MOS管，2个电感，5个电感，9个电阻，9个电容，其中，芯片ICE3PCS03G的GATE引脚串联电阻（RT1）连接至芯片TC44201的INPUT引脚，芯片ICE3PCS03G的Isense引脚串联电阻（R182）后分别连接至MOS（Q36）和MOS管（Q37）的S极，芯片TC44201的OUT引脚6串联电阻（R167）后连接至MOS管（Q37）的G极，芯片TC44201的OUT引脚7与并联的电阻（R165）和二极管（D40）串联后连接至MOS管（Q36）的G极，二极管（D43）的一端连接至电阻（R167）和MOS管（Q37）之间后其另一端连接至芯片TC44201的OUT引脚7和电阻（R165）之间，电阻（R170）的一端连接至电阻（R165）和MOS管（Q36）之间后接地，电阻（R172）的一端连接至电阻（R167）和MOS管（Q37）之间后接地，电阻（R169）、电阻（R174）和电阻（R178）并联后的一端分别连接至MOS（Q36）和MOS管（Q37）的S极后接地，整流桥堆（D42）的V+引脚与并联的电感（L8）和二极管（D38）串联后连接至MOS管（Q36）的D极，整流桥堆（D42）的V+引脚串联电感（L9）后连接至MOS管（Q37）的D极，二极管（D39）和二极管（D41）串联后连接至MOS管（Q36）的D极和MOS管（Q37）的D极之间，电容（C79）的一端连接至整流桥堆（D42）的V+引脚后接地，芯片ICE3PCS03G的Icomp引脚串联电容（C88）后接地，芯片ICE3PCS03G的FREQ引脚与并联的电阻（R184）和电容（C94）的串联后接地，电容（C93）的一端连接至芯片ICE3PCS03G的Isense引脚后接地，电容（C92）的一端连接至芯片ICE3PCS03G的VSENSE引脚后接地，电容（C80）、电容（C82）、电容（C83）、电容（C84）并联后的一端连接至芯片ICE3PCS03G的VCC引脚和芯片TC44201的VDD引脚之间后接地。


6.根据权利要求5所述的电...

【专利技术属性】
技术研发人员：何容梅，
申请(专利权)人：深圳市蓝丝腾科技有限公司，
类型：发明
国别省市：广东;44