基于扇出型的封装结构、芯片及其制作方法技术

本发明专利技术公开了一种基于扇出型的封装结构、芯片及其制作方法，属于半导体技术领域，包括第一芯片封体、模塑化合物层和布线层，所述模塑化合物层顶面设有第一芯片封体，所述模塑化合物层底面设有布线层，所述模塑化合物层设有若干个导线通孔，所述模塑化合物层通过导线通孔与第一芯片封体、布线层电信号连接。本发明专利技术通过在上下塑封层嵌设多个芯片及无源元件，集成多功能封装以提高封装密度的产品功能需求，从而增强芯片的实用性。

【技术实现步骤摘要】
基于扇出型的封装结构、芯片及其制作方法
本专利技术属于半导体封装
，尤其涉及一种基于扇出型的封装结构、芯片及其制作方法。
技术介绍
半导体广泛应用于各种智能电子产品中，智能系统的集成对电子元器件产品在单位面积下的功能密度和性能要求不断地提高，这对元件尺寸不断缩小的芯片封装制造工艺提出更高的要求。因此，如何在一个细小空间内集成不同功能模块的元器件，实现不同产品的功能需求，增强芯片的实用性，成为亟待解决的问题。
技术实现思路
本专利技术提供一种基于扇出型的封装结构、芯片及其制作方法，旨在解决细小空间内集成不同功能模块的元器件封装以提高封装密度，实现不同产品功能需求，从而增强芯片的实用性。为实现上述目的，本专利技术提供如下技术方案：一种基于扇出型的封装结构，包括第一芯片封体、模塑化合物层和布线层，所述模塑化合物层顶面设有第一芯片封体，所述模塑化合物层底面设有布线层，所述模塑化合物层设有若干个导线通孔，所述模塑化合物层通过导线通孔与第一芯片封体、布线层电信号连接。优选地，所述第一芯片封体包括塑封层、第一介电层、第一芯片组、无源元件、金属引线和接合垫，所述第一介电层上设有第一芯片组，所述第一芯片组一侧设有至少1个无源元件，所述第一介电层设有若干个与所述导线通孔对应连接的导电柱，所述导电柱上下端面分别设有接合垫，所述第一芯片组通过金属引线与接合垫键合连接，所述第一介电层上设有塑封层，所述塑封层包覆第一芯片组、无源元件、金属引线和接合垫。优选地，所述第一芯片组包括至少2个第一芯片，位于底层的所述第一芯片的有源面裸露于塑封层底面，所述第一芯片的排列包括并排排列及/或叠加排列。优选地，所述第一芯片的叠加排列包括斜向阶梯叠加排列、水平交错叠加排列和金字塔形叠加排列。优选地，所述模塑化合物层内塑封有至少1个第二芯片，所述第二芯片上下端面设有第二介电层，位于下端面的所述第二介电层内设有导电内连线，所述第二芯片通过导电内连线与所述布线层电信号连接。优选地，所述布线层内设有重分布线，所述布线层底面设有焊接区，所述焊接区上设有连接所述重分布线的焊接球。优选地，所述布线层为至少1层。优选地，该芯片封装结构还包括电磁屏蔽层，所述电磁屏蔽层包覆所述第一芯片封体、模塑化合物层和布线层。此外，为实现上述目的，本专利技术还提供一种芯片，所述芯片包含如上任意一项所述的基于扇出型的封装结构。优选地，所述芯片为封装后的运算芯片，将具有相同结构的若干个所述运算芯片设置于同一算力板上。此外，为实现上述目的，本专利技术还提供一种基于扇出型的封装结构的制作方法，该方法包括：制作一表面覆盖有一层键合胶的载板；在所述载板的中央区域安装至少1个第二芯片，并进行塑封固化形成模塑化合物层，在模塑化合物层中预留设置有若干个导线通孔，其中，所述第二芯片的上下端面涂抹有第二介电层，位于下端面的所述第二介电层上设置有与所述第二芯片电信号连接的导电内连线；去除载板和键合胶；在所述模塑化合物层下端面设置布线层，所述布线层内布置有重分布线，所述布线层底面设有焊接区，所述焊接区上设有与所述重分布线相连接的焊接球；在所述模塑化合物层上端面设置第一芯片封体，所述第一芯片封体上设有若干个与所述导线通孔相对应的导电柱，所述导电柱与导线通孔焊锡连接；及设置电磁屏蔽层，所述电磁屏蔽层包覆所述第一芯片封体、模塑化合物层和布线层以形成芯片封装单体。优选地，所述第一芯片封体包括第一介电层和塑封层，在所述第一介电层上设有若干个与所述导线通孔相对应的导电柱，所述导电柱上下端面分别设有接合垫，在所述塑封层内嵌设有第一芯片组和至少1个无源元件，所述第一芯片组包括至少2个第一芯片，所述第一芯片通过金属引线与接合垫键合连接。优选地，所述第一芯片组的排列包括并排排列及/或叠加排列，所述第一芯片组的叠加排列包括斜向阶梯叠加排列、水平交错叠加排列和金字塔形叠加排列。优选地，所述布线层为至少1层。本专利技术与现有技术相比具有以下有益效果：本专利技术提供一种基于扇出型的封装结构、芯片及其制作方法，通过在上下塑封层均嵌埋多个芯片及无源元件，集成多功能的封装以提高封装密度的产品功能需求，从而增强芯片的实用性。为更清楚地阐述本专利技术的结构特征和功效，下面结合附图与具体实施例来对本专利技术进行详细说明。附图说明图1为本专利技术基于扇出型的封装结构的结构示意图；图2为本专利技术基于扇出型的封装结构的芯片排列结构示意图；图3为本专利技术基于扇出型的封装结构的总装示意图；图4为本专利技术芯片布置结构示意图；图5为本专利技术芯片制作方法的结构示意图；图6为本专利技术芯片制作方法的流程图；附图标记：1、第一芯片封体；101、塑封层；102、第一介电层；103、第一芯片组；1031、第一芯片；104、无源元件；105、金属引线；106、接合垫；107、导电柱；2、模塑化合物层；201、第二芯片；202、第二介电层；203、导电内连线；3、布线层；301、重分布线；302、焊接球；4、导线通孔；5、电磁屏蔽层；6、载板；7、键合胶；8、运算芯片；9、算力板。具体实施方式除非另有定义，本文所使用的所有的技术和科学术语与属于本申请
的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。本专利技术实施例提供了一种基于扇出型的封装结构，参考图1所示，包括第一芯片封体1、模塑化合物层2和布线层3，所述模塑化合物层2顶面设有第一芯片封体1，所述模塑化合物层2底面设有布线层3，所述模塑化合物层2设有若干个导线通孔4，所述模塑化合物层2通过导线通孔4与第一芯片封体1、布线层3电信号连接。本专利技术是基于扇出型封装技术(本领域技术人员可知该技术为现有技术)，通过整合芯片及无源元件104于一体，设计成系统级的芯片封装，系统级封装简称为SIP，英文为SystemInaPackage，将多个具有不同功能的芯片和无源元件104组装到一起，即在第一芯片封体1集成有芯片和无源元件104，在模塑化合物层2内设置有芯片，形成多功能封装以提高封装密度，满足更多产品功能需求，从而增强芯片的实用性。需要说明的是，本专利技术中的芯片(不管是下述的第一芯片1031或第二芯片201)包括但不本文档来自技高网...

【技术保护点】
1.一种基于扇出型的封装结构，其特征在于，包括第一芯片封体、模塑化合物层和布线层，所述模塑化合物层顶面设有第一芯片封体，所述模塑化合物层底面设有布线层，所述模塑化合物层设有若干个导线通孔，所述模塑化合物层通过导线通孔与第一芯片封体、布线层电信号连接。/n

【技术特征摘要】
1.一种基于扇出型的封装结构，其特征在于，包括第一芯片封体、模塑化合物层和布线层，所述模塑化合物层顶面设有第一芯片封体，所述模塑化合物层底面设有布线层，所述模塑化合物层设有若干个导线通孔，所述模塑化合物层通过导线通孔与第一芯片封体、布线层电信号连接。


2.根据权利要求1所述的基于扇出型的封装结构，其特征在于，所述第一芯片封体包括塑封层、第一介电层、第一芯片组、无源元件、金属引线和接合垫，所述第一介电层上设有第一芯片组，所述第一芯片组一侧设有至少1个无源元件，所述第一介电层设有若干个与所述导线通孔对应连接的导电柱，所述导电柱上下端面分别设有接合垫，所述第一芯片组通过金属引线与接合垫键合连接，所述第一介电层上设有塑封层，所述塑封层包覆第一芯片组、无源元件、金属引线和接合垫。


3.根据权利要求2所述的基于扇出型的封装结构，其特征在于，所述第一芯片组包括至少2个第一芯片，位于底层的所述第一芯片的有源面裸露于塑封层底面，所述第一芯片组的排列包括并排排列及/或叠加排列。


4.根据权利要求3所述的基于扇出型的封装结构，其特征在于，所述第一芯片组的叠加排列包括斜向阶梯叠加排列、水平交错叠加排列和金字塔形叠加排列。


5.根据权利要求1所述的基于扇出型的封装结构，其特征在于，所述模塑化合物层内塑封有至少1个第二芯片，所述第二芯片上下端面设有第二介电层，位于下端面的所述第二介电层内设有导电内连线，所述第二芯片通过导电内连线与所述布线层电信号连接。


6.根据权利要求1所述的基于扇出型的封装结构，其特征在于，所述布线层内设有重分布线，所述布线层底面设有焊接区，所述焊接区上设有连接所述重分布线的焊接球。


7.根据权利要求6所述的基于扇出型的封装结构，其特征在于，所述布线层为至少1层。


8.根据权利要求1-7任意一项所述的基于扇出型的封装结构，其特征在于，该芯片封装结构还包括电磁屏蔽层，所述电磁屏蔽层包覆所述第一芯片...

【专利技术属性】
技术研发人员：李宗铭，
申请(专利权)人：上海赛米德半导体科技有限公司，
类型：发明
国别省市：上海;31