源驱动电路和显示装置制造方法及图纸

本发明专利技术提供一种源驱动电路和显示装置，属于显示技术领域，其可解决现有的灰阶电压信号生成速率低的问题。本发明专利技术的源驱动电路，包括：低压输入子电路、电平转换子电路、数模转换子电路、控制子电路和输出缓冲子电路。控制子电路被配置为比较第N行的高压数字信号和第N‑1行的高压数字信号，根据比较结果生成控制信号，并将控制信号发送到输出缓冲子电路，N≥1，N为正整数；输出缓冲子电路被配置为基于控制子电路发送的控制信号，控制灰阶电压信号的生成速率。

【技术实现步骤摘要】
源驱动电路和显示装置
本专利技术涉及显示
，具体涉及一种源驱动电路和显示装置。
技术介绍
近年来，由于AMOLED(Active-matrixorganiclight-emittingdiode，有源矩阵有机发光二极体或主动矩阵有机发光二极体)具有超轻薄、宽视觉、低功耗、响应快和色彩逼真等特点，越来越多应用于电视、平板等设备。当前AMOLED应用大尺寸化和高分辨率给源驱动带来严峻的挑战，为了达到更快的显示速度，显示器每一列都有一个源驱动电路，随着显示分辨率的提高，一块源驱动芯片的源驱动电路数量高达数百甚至上千，这就对源驱动速度提出更高的要求。例如，8K不仅要求数据传输速率达到Gbp/s级别，而且对灰阶电压的生成速率提出更高的要求，现有技术往往通过增加静态电流来提高灰阶电压的生成速率，此举将增加源驱动芯片的功耗。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提供一种可提高灰阶电压信号生成速率的源驱动电路和显示装置。解决本专利技术技术问题所采用的技术方案是一种源驱动电路，其包括：低压输入子电路、电平转换子电路、数模转换子电路、控制子电路和输出缓冲子电路；所述低压输入子电路，被配置为将接收到的低压数字信号依据像素行的位置生成低压数字信号集，并将所述低压数字信号集发送给所述电平转换子电路；所述电平转换子电路，被配置为将接收到的所述低压数字信号集转换为高压数字信号集，并将所述高压数字信号集中的数据逐行发送给所述控制子电路和所述数模转换子电路；>所述数模转换子电路，被配置为根据所述高压信号集中的每行数据生成多个模拟电压信号，并将所述多个模拟电压信号发送到所述输出缓冲子电路；所述控制子电路，被配置为比较第N行的高压数字信号和第N-1行的高压数字信号，根据比较结果生成控制信号，并将所述控制信号发送到所述输出缓冲子电路，N≥1，N为正整数；所述输出缓冲子电路，被配置为所述多个模拟电压信号生成多个灰阶电压信号，以及基于所述控制子电路发送的所述控制信号，控制所述灰阶电压信号的生成速率。优选的是，所述输出缓冲子电路包括输入级模块、求和模块和输出级模块；所述数模转换子电路、所述输入级模块、所述求和模块和所述输出级模块依次级联，所述输出级模块的输入端与所述控制子电路的输出端相连，其中，所述输出级模块用于根据所述控制信号控制所述灰阶电压信号的生成速率。进一步优选的是，所述控制子电路包括：第一存储电路模块、第一检测电路模块和第一控制电路模块；所述第一存储电路模块，用于存储第N-1行高压数字信号的最高位数据；所述第一检测电路模块，用于接收所述第N行高压数字信号的最高位数据，并比较第N行高压数字信号的最高位数据和第N-1行高压数字信号的最高位数据，生成比较结果信息；所述第一控制电路模块，用于根据所述比较结果信息生成第一控制信号，以控制灰阶电压信号的生成速率。进一步优选的是，所述输出级模块包括：第一输出模块和第一速率控制模块；其中，所述第一输出模块包括第一晶体管和第二晶体管；所述第一速率控制模块包括第三晶体管、第四晶体管、第五晶体管和第六晶体管；所述第一晶体管的控制极与所述求和模块连接，所述第一晶体管的第一极与所述第二晶体管的第二极连接于第一连接点，所述第一晶体管的第二极连接第一电位端；所述第二晶体管的控制极与所述求和模块连接，所述第二晶体管的第二极连接第二电位端；所述第三晶体管的控制极与所述控制电路模块连接，所述第三晶体管的第一极与所述第二晶体管的第一极连接，所述第三晶体管的第二极与所述第五晶体管的控制极连接；所述第四晶体管的控制极与所述控制电路模块连接，所述第四晶体管的第一极与所述第一晶体管的第一极连接，所述第四晶体管的第二极与所述第六晶体管的控制极连接；所述第五晶体管第一极与第二电位端连接，所述第五晶体管的第二极与所述第六晶体管的第一极连接与第二连接点；所述第六晶体管的第二极与第一电位端连接。优选的是，所述控制子电路包括：第二存储电路模块、第二检测电路模块和第二控制电路模块；所述第二存储电路模块，用于存储第N-1行高压数字信号的高两位数据；所述第二检测电路模块，用于接收第N行高压数字信号的高两位数据，并比较第N行高压数字信号的高两位数据和第N-1行高压数字信号的高两位数据，生成比较结果信息；所述第二控制电路模块，用于根据比较结果信息生成第二控制信号，以控制灰阶电压信号的生成速率。进一步优选的是，所述输出级模块包括：第一输出模块和第二速率控制模块；其中，所述第一输出模块包括第一晶体管和第二晶体管；所述第二速率控制模块包括第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述第一晶体管的控制极与所述求和模块连接，所述第一晶体管的第一极与所述第二晶体管的第二极连接于第一连接点，所述第一晶体管的第二极连接第一电位端；所述第二晶体管的控制极与所述求和模块连接，所述第二晶体管的第二极连接第二电位端；所述第三晶体管的控制极与所述控制电路模块连接，所述第三晶体管的第一极与所述第二晶体管的控制极连接，所述第三晶体管的第二极与所述第五晶体管的控制极连接；所述第四晶体管的控制极与所述控制电路模块连接，所述第四晶体管的第一极与所述第一晶体管的控制极连接，所述第四晶体管的第二极与所述第六晶体管的控制极连接；所述第五晶体管第一极与第二电位端连接，所述第五晶体管的第二极与所述第六晶体管的第一极连接与第二连接点；所述第六晶体管的第二极与第一电位端连接；所述第七晶体管的控制极与所述控制电路模块连接，所述第七晶体管的第一极与所述第五晶体管的控制极连接，所述第七晶体管的第二极与所述第九晶体管的控制极连接；所述第八晶体管的控制极与所述控制电路模块连接，所述第八晶体管的第一极与所述第六晶体管的控制连接，所述第八晶体管的第二极与所述第十晶体管的控制极连接；所述第九晶体管第一极与第二电位端连接，所述第九晶体管的第二极与所述第十晶体管的第一极连接与第三连接点；所述第十晶体管的第二极与第一电位端连接。优选的是，所述低压输入子电路包括：接口电路，用于接收低压数字信号；数字电路，用于将接收到的低压数字信号依据像素行的位置生成低压数字信号集。进一步优选的是，所述数字电路包括移位寄存器或者锁存器。解决本专利技术技术问题所采用的技术方案一种显示装置，其包括上述的源驱动电路。附图说明图1为本专利技术的一实施例的源驱动电路的结构示意图；图2为本专利技术的又一实施例的源驱动电路的结构示意图；图3为本专利技术的再一实施例的源驱动电路的结构示意图；图4为本专利技术的又一实施例的源驱动电路的结构示意图。其中附图标记为：1：低压输入子电路；2：电平转换子电路；3：控制子电路；4：数模转换子电路；5：输出缓冲子电路；51：输入级模块；52：求和模块；53：输本文档来自技高网...

【技术保护点】
1.一种源驱动电路，其特征在于，包括：低压输入子电路、电平转换子电路、数模转换子电路、控制子电路和输出缓冲子电路；/n所述低压输入子电路，被配置为将接收到的低压数字信号依据像素行的位置生成低压数字信号集，并将所述低压数字信号集发送给所述电平转换子电路；/n所述电平转换子电路，被配置为将接收到的所述低压数字信号集转换为高压数字信号集，并将所述高压数字信号集中的数据逐行发送给所述控制子电路和所述数模转换子电路；/n所述数模转换子电路，被配置为根据所述高压信号集中的每行数据生成多个模拟电压信号，并将所述多个模拟电压信号发送到所述输出缓冲子电路；/n所述控制子电路，被配置为比较第N行的高压数字信号和第N-1行的高压数字信号，根据比较结果生成控制信号，并将所述控制信号发送到所述输出缓冲子电路，N≥1，N为正整数；/n所述输出缓冲子电路，被配置为基于所述多个模拟电压信号生成多个灰阶电压信号，以及基于所述控制子电路发送的所述控制信号，控制所述灰阶电压信号的生成速率。/n

【技术特征摘要】
1.一种源驱动电路，其特征在于，包括：低压输入子电路、电平转换子电路、数模转换子电路、控制子电路和输出缓冲子电路；
所述低压输入子电路，被配置为将接收到的低压数字信号依据像素行的位置生成低压数字信号集，并将所述低压数字信号集发送给所述电平转换子电路；
所述电平转换子电路，被配置为将接收到的所述低压数字信号集转换为高压数字信号集，并将所述高压数字信号集中的数据逐行发送给所述控制子电路和所述数模转换子电路；
所述数模转换子电路，被配置为根据所述高压信号集中的每行数据生成多个模拟电压信号，并将所述多个模拟电压信号发送到所述输出缓冲子电路；
所述控制子电路，被配置为比较第N行的高压数字信号和第N-1行的高压数字信号，根据比较结果生成控制信号，并将所述控制信号发送到所述输出缓冲子电路，N≥1，N为正整数；
所述输出缓冲子电路，被配置为基于所述多个模拟电压信号生成多个灰阶电压信号，以及基于所述控制子电路发送的所述控制信号，控制所述灰阶电压信号的生成速率。


2.根据权利要求1所述的电路，其特征在于，所述输出缓冲子电路包括输入级模块、求和模块和输出级模块；所述数模转换子电路、所述输入级模块、所述求和模块和所述输出级模块依次级联，所述输出级模块的输入端与所述控制子电路的输出端相连，其中，所述输出级模块用于根据所述控制信号控制所述灰阶电压信号的生成速率。


3.根据权利要求2所述的电路，其特征在于，所述控制子电路包括：第一存储电路模块、第一检测电路模块和第一控制电路模块；
所述第一存储电路模块，用于存储第N-1行高压数字信号的最高位数据；
所述第一检测电路模块，用于接收所述第N行高压数字信号的最高位数据，并比较第N行高压数字信号的最高位数据和第N-1行高压数字信号的最高位数据，生成比较结果信息；
所述第一控制电路模块，用于根据所述比较结果信息生成第一控制信号，以控制灰阶电压信号的生成速率。


4.根据权利要求3所述的电路，其特征在于，所述输出级模块包括：第一输出模块和第一速率控制模块；其中，所述第一输出模块包括第一晶体管和第二晶体管；所述第一速率控制模块包括第三晶体管、第四晶体管、第五晶体管和第六晶体管；
所述第一晶体管的控制极与所述求和模块连接，所述第一晶体管的第一极与所述第二晶体管的第二极连接于第一连接点，所述第一晶体管的第二极连接第一电位端；
所述第二晶体管的控制极与所述求和模块连接，所述第二晶体管的第二极连接第二电位端；
所述第三晶体管的控制极与所述第一控制电路模块连接，所述第三晶体管的第一极与所述第二晶体管的控制极连接，所述第三晶体管的第二极与所述第五晶体管的控制极连接；
所述第四晶体管的控制极与所述第一控制电路模块连接，所述第四晶体管的第一极与所述第一晶体管的控制极连接，所述第四晶体管的第二极与所述第六晶体管的控制极连接；
...

【专利技术属性】
技术研发人员：王糖祥，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11