一种课程虚实一体化实验平台电路优化方法及系统技术方案

本发明专利技术属于电子类课程虚实技术领域，公开了一种电类课程虚实一体化实验平台电路优化方法及系统，在上位机通过仿真软件进行实验电路的连线与搭建，通过网线连接到硬件服务器；当在仿真软件中搭建电路完毕后，在软件中进行编译，在检查无误编译完毕后生成FPGA可识别的项目文件，等待下载到FPGA中进行；上位机采用时分复用的方式连接FPGA硬件模组；在服务器中选中当前空闲的FPGA硬件模组，进行电路下载以及实验测量等步骤。本发明专利技术提高了时钟校准的时间精度；同时，通过电路测试模块根据待测电路模型确定了测试电路并基于故障模型输入激励，得到故障覆盖情况，成功的实现了对FPGA电路的测试，提升了测试效率。

【技术实现步骤摘要】
一种课程虚实一体化实验平台电路优化方法及系统
本专利技术属于电子类课程虚实
，尤其涉及一种课程虚实一体化实验平台电路优化方法方法及系统。
技术介绍
传统的电子类课程实验分为硬件实现和软件仿真两类。硬件实现主要是各大厂商根据实验课程要求，开发出各类实验箱、实验台供学生接线，操作，验证。它的优点是电路都是由真实元件搭建的实际模型，与今后工作中需要搭建的电路完全一致，不会出现理论仿真通过但是实际电路出错的情况。同时做实验的过程中会出现很多真实的故障，排除故障的过程中能够提高学生解决问题的能力。缺点是实验箱损坏率较高，投资较大，维护起来非常不方便。软件仿真主要是近年来各种厂商推出的虚拟仿真软件以及各种专业的仿真软件。它的优点是灵活方便，投资少，几乎没有维护费用，做实验方便快捷，可以轻易的实现远程实验。缺点是仿真结果有时候不能完全替代硬件实验搭建，很多时候仿真结果正确但是到实际电路的搭建可能会出很多问题。而且很多软件仿真软件过于简化实验流程，学生只需要按照说明书用鼠标点击连线即可出来实验结果，如果不按照程序连线就无法出来结果，比较死板，限制了学生的创新思维。很多时候电路的搭建并不只有一种方案，实验的目的应该是给学生充分的自由空间让学生学会在实验现象中充分理解实验原理，通过不断的尝试总结出实验规律以及对理论的验证。目前市场上出现一种新的方案是虚实一体或者叫软硬结合的实验平台搭建方案，既有软件仿真方便快捷的优点，同时又有真实的电路与之对应，同时具备了软件和硬件实验的优点。他的方案是厂商针对各电子类的课程开发出一系列的软件仿真软件，如数字电路、模拟电路、单片机、通信原理等核心课程都有类似的厂商在做。然后硬件端采用的不是传统实验箱的形式，而是用专门的网管平台加一组实验硬件服务器的方式，实验硬件服务器采用FPGA加相关外围电路搭建。用户在上位机用仿真软件搭建好实验电路，通过网管平台下载到实验硬件服务器中，由上位机软件搭建的电路来决定FPGA内部电路的连线。由于实验数据均由真实的硬件电路连线，测量值也是从硬件服务器中采集到的真实数据，因此可以对真实的电路进行完美的仿真。同时硬件服务器采用集中存放，学生也可以通过远程实验的方式访问到硬件服务器资源。然而，这种方式最大的缺点就是成本太高，FGPA搭建的硬件服务器价格不菲，而且一个学生端就要一片FPGA搭建的硬件电路与之对应，几十个人一个班的硬件成本非常高，一个班级的硬件服务器高达40到60万元，这严重影响了此类实验平台的普及。综上所述，现有技术存在的问题是：现有电子类课程虚实一体(软硬结合)实验平台成本太高，FGPA搭建的硬件服务器价格不菲，而且一个学生端就要一片FPGA搭建的硬件电路与之对应，几十个人一个班的硬件成本非常高，一个班级的硬件服务器高达40到60万元，这严重影响了此类实验平台的普及；同时，现有课程虚实一体化实验平台电路优化方法对硬件校时误差大；电路测试效率低。
技术实现思路
针对现有技术存在的问题，本专利技术提供了一种课程虚实一体化实验平台电路优化方法及系统。本专利技术是这样实现的，一种课程虚实一体化实验平台电路优化方法，包括以下步骤：步骤一，在上位机通过仿真软件进行实验电路的连线与搭建，通过网线连接到硬件服务器；步骤二，当在仿真软件中搭建电路完毕后，首先在软件中进行编译，在检查无误编译完毕后生成FPGA可识别的项目文件，等待下载到FPGA中进行；上位机采用时分复用的方式连接FPGA硬件模组；步骤三，上位机在搭建完电路之后，由服务器自动分配一个当前空闲的FPGA硬件模组与上位机进行连接，进行电路下载，然后在上位机上运行电路，通过真实的FPGA电路中采集来的数据进行实验测量；步骤四，在FPGA外围电路中使用一位寄存器记录该片FPGA硬件模组的占用状态；上位机通过查询该寄存器得知该片FPGA硬件模组占用状态；步骤五，若需要改变电路的结构进行重新测量，通过上位机点击释放硬件占用的按钮，释放占用的FPGA硬件模组，然后继续在上位机上进行后续电路的搭建。进一步，步骤三上位机与FPGA硬件模组通过硬件服务器进行连接，包括：(1)上位机(学生做仿真实验的PC机)，通过RJ45网线通过交换机与服务器进行连接；(2)FPGA硬件模组与服务器采用串口直连或者串口采集卡的方式连接，每块FPGA实验板在服务器中都有一个对应的串口号。步骤四在FPGA外围电路中使用一位寄存器记录该片FPGA硬件模组的占用状态，包括但不限于使用查询串口占用状态、使用一位硬件寄存器、在软件中采用一个布尔型变量实现。进一步，步骤三实验测量中，通过校时模块进行校时，包括：(1)进行FPGA芯片布局并且得到芯片各单元布局后的坐标；根据FPGA芯片的布线模式，获取和该模式对应的预存布线编码信息；根据各单元布局后的坐标确定该单元对应的编码，然后根据所述布线编码信息进行各单元的布线剪枝；(2)通过布线后的FPGA芯片对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息；(3)根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将所述校时信号发送至校时装置；其中，所述参考时间信息为根据系统时钟对应生成的时间信息。进一步，所述通过布线后的FPGA芯片对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息，包括：(1.1)利用预设物理接口从所述校时源获取所述原始时间数据对应的电平信号；(1.2)将所述电平信号转化为所述原始时间数据，并从所述原始时间数据中提取校时原始时间数据；其中，所述校时原始时间数据为所述原始时间数据中进行校时所需的原始时间数据；对所述校时原始时间数据进行解析，获取所述校时时间信息；所述校时源具体为IRIG-B码源。进一步，所述根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将所述校时信号发送至校时装置，包括：根据所述校时时间信息和参考时间信息，利用所述校时算法和预设的守时算法计算获取所述校时信号和守时信号；利用所述数据总线将所述校时信号发送至所述校时装置，并将所述守时信号发送至守时装置。进一步，所述步骤三实验测量中，通过电路测试模块进行测试，包括：1)通过测试程序提取待测电路模型；确定所述待测电路中，待测试的引脚、配置点和路径中的至少一种信息；将待测电路配置为至少一个测试电路；2)通过电路放大器放大测试电路信号；3)根据确定的faultmodel故障模型，确定输入激励的序列；4)确定各配置的测试电路的覆盖情况；所述将所述待测电路配置为至少一个测试电路包括：使用交叉配置设计，配置所述测试电路。所述使用交叉配置设计，配置所述测试电路包括：配置两个测试电路，分别为config_0和config_1，且config_0配置中LUT5A和LUT5B的查找表初始值INITA和INITB，与config_本文档来自技高网...

【技术保护点】
1.一种课程虚实一体化实验平台电路优化方法，其特征在于，所述课程虚实一体化实验平台电路优化方法包括以下步骤：/n步骤一，在上位机通过仿真软件进行实验电路的连线与搭建，通过网线连接到硬件服务器；/n步骤二，当在仿真软件中搭建电路完毕后，首先在软件中进行编译，在检查无误编译完毕后生成FPGA可识别的项目文件，等待下载到FPGA中进行；/n上位机采用时分复用的方式连接FPGA硬件模组；/n步骤三，上位机在搭建完电路之后，由服务器自动分配一个当前空闲的FPGA硬件模组与上位机进行连接，进行电路下载，然后在上位机上运行电路，通过真实的FPGA电路中采集来的数据进行实验测量；/n步骤四，在FPGA外围电路中使用一位寄存器记录该片FPGA硬件模组的占用状态；上位机通过查询该寄存器得知该片FPGA硬件模组占用状态；/n步骤五，若需要改变电路的结构进行重新测量，通过上位机点击释放硬件占用的按钮，释放占用的FPGA硬件模组，然后继续在上位机上进行后续电路的搭建。/n

【技术特征摘要】
1.一种课程虚实一体化实验平台电路优化方法，其特征在于，所述课程虚实一体化实验平台电路优化方法包括以下步骤：
步骤一，在上位机通过仿真软件进行实验电路的连线与搭建，通过网线连接到硬件服务器；
步骤二，当在仿真软件中搭建电路完毕后，首先在软件中进行编译，在检查无误编译完毕后生成FPGA可识别的项目文件，等待下载到FPGA中进行；
上位机采用时分复用的方式连接FPGA硬件模组；
步骤三，上位机在搭建完电路之后，由服务器自动分配一个当前空闲的FPGA硬件模组与上位机进行连接，进行电路下载，然后在上位机上运行电路，通过真实的FPGA电路中采集来的数据进行实验测量；
步骤四，在FPGA外围电路中使用一位寄存器记录该片FPGA硬件模组的占用状态；上位机通过查询该寄存器得知该片FPGA硬件模组占用状态；
步骤五，若需要改变电路的结构进行重新测量，通过上位机点击释放硬件占用的按钮，释放占用的FPGA硬件模组，然后继续在上位机上进行后续电路的搭建。


2.如权利要求1所述课程虚实一体化实验平台电路优化方法，其特征在于，步骤三上位机与FPGA硬件模组通过硬件服务器进行连接，包括：
(1)上位机，通过RJ45网线通过交换机与服务器进行连接；
(2)FPGA硬件模组与服务器采用串口直连或者串口采集卡的方式连接，每块FPGA实验板在服务器中都有一个对应的串口号。


3.如权利要求1所述课程虚实一体化实验平台电路优化方法，其特征在于，步骤四在FPGA外围电路中使用一位寄存器记录该片FPGA硬件模组的占用状态，包括但不限于使用查询串口占用状态、使用一位硬件寄存器、在软件中采用一个布尔型变量实现。


4.如权利要求1所述课程虚实一体化实验平台电路优化方法，其特征在于，步骤三实验测量中，通过校时模块进行校时，包括：
(1)进行FPGA芯片布局并且得到芯片各单元布局后的坐标；根据FPGA芯片的布线模式，获取和该模式对应的预存布线编码信息；根据各单元布局后的坐标确定该单元对应的编码，然后根据所述布线编码信息进行各单元的布线剪枝；
(2)通过布线后的FPGA芯片对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息；
(3)根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将所述校时信号发送至校时装置；其中，所述参考时间信息为根据系统时钟对应生成的时间信息。


5.如权利要求4所述课程虚实一体化实验平台电路优化方法，其特征在于，步骤(2)所述通过布线后的FPGA芯片对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息，包括：
(1.1)利用预设物理接口从所述校时源获取所述原始时间数据对应的电平信号；
(1.2)将所述电平信号转化为所述原始时间数据，并从所述原始时间数据中提取校时原始时间数据；其中，所述校时原始时间数据为所述原始时间数据中进行校时所需的原始时间数据；对所述校时原始时间数据进行解析，获取所述校时时间信息；
所述校时源具体为IRIG-B码源；
步骤(3)所述根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，...

【专利技术属性】
技术研发人员：马远佳，翟明岳，孙国玺，梁根，吕晓兰，
申请(专利权)人：广东石油化工学院，
类型：发明
国别省市：广东;44