一种基于XC7Z045高性能通用信号处理SiP电路技术装置制造方法及图纸

本实用新型专利技术公开了一种基于XC7Z045高性能通用信号处理SiP电路技术装置，包括数据信号处理装置、大容量数据存储器装置、PBGA900基板，数据信号处理装置包括信号处理核心芯片XC7Z045、大容量存储eMMC存储芯片、数据存储芯片DDR3和BOOT程序存储芯片QSPIFLASH，XC7Z045、DDR3、eMMC和QSPI FLASH连接于PBGA900基板的表面上，在PBGA900基板下表面进行植球，XC7Z045芯片倒装后粘接散热盖进行散热，DDR3采用两层堆叠塑封，EMMC+NAND Flash采用两层堆叠塑封，QSPI Flash采用WB转FC。本实用新型专利技术采用裸芯片堆叠、PBGA900基板和塑封管壳一体化封装技术，让装置体积更小，可靠性强，重量更轻。

【技术实现步骤摘要】
一种基于XC7Z045高性能通用信号处理SiP电路技术装置
本技术涉及一种基于XC7Z045高性能通用信号处理SiP电路技术装置。
技术介绍
基于XC7Z045高性能通用信号处理电路即高性能计算和存储通用信号处理器，组合信号处理系统是将信号处理载体上的两种或两种以上的计算和存储设备组合在一起的计算系统。组合信号处理系统是用以解决信号处理、单元控制、大容量数据存储等问题的信息综合处理系统，具有高性能、高可靠性、高集成的特点，是网络化系统发展的必然趋势。由于每种单一信号处理系统都有各自的独特性能和局限性，如果把几种不同的单一系统组合在一起，就能利用多种信息源，互相补充，构成一种有更高性能和大容量的多功能信号处理系统，因此高性能处理器成为各种大型计算设备上必不可少的计算核心部件之一。现在对信号处理器的应用要求越来越高（小型化、大容量、便携式、多功能、数字化及高可靠性、高性能等方面），实现的功能越来越多，增加功能意味着要增加更多的器件或增加器件的功能及性能，这样势必造成整体方案体积、重量的增加，如何减少这些是一个长期研究的工作。传统的信号处理模块一般采用基于集成电路和分立器件的多层印制板结构。基于FR4基板材料进行PCB布局布线，使用手工或回流焊接电子元器件，外部接口采用连接器连接。这种结构工艺简单，实现成本低，但是整体结构体积大，安装复杂，已经不能满足系统小型化和模块化的需求。在产品效能与小型化和模块化的需求带动下，形成了现今电子产业上相关的两大主流：系统级芯片(SystemonChip，SoC)与系统级封装(SysteminaPackage，SiP)。SoC是站在设计的角度出发，目的在于将一个系统所需的组件整合到一块芯片上；而SiP则是由封装的立场出发，将不同功能的芯片整合于一个电子构造体中。于是如何将通用信号处理这个相对功能独立的系统实现SiP在系统封装成为一个研究方向。
技术实现思路
为了解决上述技术问题，本技术提供了一种基于XC7Z045高性能通用信号处理SiP电路技术装置。为了达到上述目的，本技术的技术方案如下：本技术提供一种基于XC7Z045高性能通用信号处理SiP电路技术装置，包括数据信号处理装置、存储装置和PBGA900基板，其中：所述数据信号处理装置包括信号处理核心芯片XC7Z045、eMMC存储器芯片、数据存储芯片DDR3和BOOT程序存储芯片QSPIFLASH；所述存储装置包括eMMC控制器芯片和NANDflash存储器芯片；所述信号处理核心芯片XC7Z045和所述数据存储芯片DDR3采用两层堆叠方式堆叠，所述信号处理核心芯片XC7Z045、所述数据存储芯片DDR3以及所述BOOT程序存储芯片QSPIFLASH连接于硅转接基板的上表面上且整体密封设于所述PBGA900基板上表面与塑封管壳之间腔体内；所述eMMC控制器芯片和所述NANDflash存储器芯片采用两层堆叠方式堆叠，连接于所述PBGA900基板表面上且密封设于所述腔体内，在所述PBGA900基板的下表面进行植球。可选的，所述信号处理核心芯片XC7Z045和所述数据存储芯片DDR3之间通过键合方式电性连接；所述信号处理核心芯片XC7Z045和所述数据存储芯片DDR3堆叠后倒装焊接于所述PBGA900基板上表面。可选的，所述信号处理核心芯片XC7Z045和所述数据存储芯片DDR3堆叠后形成一堆叠部，所述堆叠部上粘接散热盖。可选的，所述eMMC控制器芯片和所述NANDflash存储器芯片通过键合方式电性连接；所述eMMC控制器芯片和所述NANDflash存储器芯片堆叠后倒装焊接于所述PBGA900基板上表面。可选的，所述信号处理核心芯片XC7Z045被配置为处理接收到的信号数据；所述eMMC存储器芯片对大于预定容量的数据进行存储；所述BOOT程序存储芯片QSPIFLASH用于存储所述信号处理核心芯片XC7Z045的BOOT程序。可选的，所述基于XC7Z045高性能通用信号处理SiP电路技术装置还包括连接于所述PBGA900基板上表面腔体内的对外接口芯片，所述对外接口芯片与所述信号处理核心芯片XC7Z045键合电性连接，所述对外接口芯片采用RS485和CAN总线与上位机进行通讯及信息交换。可选的，所述PBGA900基板采用高温塑封基板，所述PBGA900基板的上表面镀有布线，所述信号处理核心芯片XC7Z045和所述数据存储芯片DDR3堆叠后倒装焊接于所述PBGA900基板上表面的布线上，所述eMMC控制器芯片和所述NANDflash存储器芯片堆叠后倒装焊接于所述PBGA900基板上表面的布线上。基于上述技术特征，本技术至少具有以下有益效果：本技术采用大容量存储eMMC存储器芯片和信号处理核心芯片XC7Z045为核心，配合存储DDR3、QSPIFLASH电路，进行组合通用信号处理SiP装置设计，本技术采用裸芯片叠层、PBGA900基板管壳一体化腔体封装技术，让装置体积更小，可靠性强，重量更轻。应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本技术。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。图1为一种基于XC7Z045高性能通用信号处理SiP电路技术装置的原理框图；图2A为本申请提供的一种基于XC7Z045高性能通用信号处理SiP电路技术装置内部结构示意图；图2B为图2A中沿着A1-A1’线的截面示意图；图2C为图2A中沿着A2-A2’线的截面示意图；图3为一种基于XC7Z045高性能通用信号处理SiP电路技术装置下表面的腔体封装示意图；图4为一种基于XC7Z045高性能通用信号处理SiP电路技术装置整体封装示意图；图5为一种基于XC7Z045高性能通用信号处理SiP电路技术装置封装的体积示意图。其中，1、PBGA900基板，2、BGA器件，3、锡膏，4、填充胶，5、阻容，6、导热胶，7、散热盖，8、助焊剂，9、焊球；110、信号处理核心芯片XC7Z045；120、数据存储芯片DDR3；130、BOOT程序存储芯片QSPIFLASH；140、eMMC控制器芯片；150、NANDflash存储器芯片；160、对外接口芯片。具体实施方式这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。图1为一种基于XC7Z045高性能通用信号处理SiP电路技术装置的原理框图。本申请提供的基于XC7Z045高性能通用信号处理SiP电路技术装置可以包括数据信号处理装置、存储装置和PBGA本文档来自技高网...

【技术保护点】
1.一种基于XC7Z045高性能通用信号处理SiP电路技术装置，其特征在于，包括数据信号处理装置、存储装置和PBGA900基板，其中：/n所述数据信号处理装置包括信号处理核心芯片XC7Z045、eMMC存储器芯片、数据存储芯片DDR3和BOOT程序存储芯片QSPIFLASH；/n所述存储装置包括eMMC控制器芯片和NAND flash存储器芯片；/n所述信号处理核心芯片XC7Z045和所述数据存储芯片DDR3采用两层堆叠方式堆叠，所述信号处理核心芯片XC7Z045、所述数据存储芯片DDR3以及所述BOOT程序存储芯片QSPIFLASH连接于硅转接基板的上表面上且整体密封设于所述PBGA900基板上表面与塑封管壳之间腔体内；/n所述eMMC控制器芯片和所述NAND flash存储器芯片采用两层堆叠方式堆叠，连接于所述PBGA900基板表面上且密封设于所述腔体内，在所述PBGA900基板的下表面进行植球。/n

【技术特征摘要】
1.一种基于XC7Z045高性能通用信号处理SiP电路技术装置，其特征在于，包括数据信号处理装置、存储装置和PBGA900基板，其中：
所述数据信号处理装置包括信号处理核心芯片XC7Z045、eMMC存储器芯片、数据存储芯片DDR3和BOOT程序存储芯片QSPIFLASH；
所述存储装置包括eMMC控制器芯片和NANDflash存储器芯片；
所述信号处理核心芯片XC7Z045和所述数据存储芯片DDR3采用两层堆叠方式堆叠，所述信号处理核心芯片XC7Z045、所述数据存储芯片DDR3以及所述BOOT程序存储芯片QSPIFLASH连接于硅转接基板的上表面上且整体密封设于所述PBGA900基板上表面与塑封管壳之间腔体内；
所述eMMC控制器芯片和所述NANDflash存储器芯片采用两层堆叠方式堆叠，连接于所述PBGA900基板表面上且密封设于所述腔体内，在所述PBGA900基板的下表面进行植球。


2.根据权利要求1所述的基于XC7Z045高性能通用信号处理SiP电路技术装置，其特征在于，
所述信号处理核心芯片XC7Z045和所述数据存储芯片DDR3之间通过键合方式电性连接；
所述信号处理核心芯片XC7Z045和所述数据存储芯片DDR3堆叠后倒装焊接于所述PBGA900基板上表面。


3.根据权利要求1所述的基于XC7Z045高性能通用信号处理SiP电路技术装置，其特征在于，所述信号处理核心芯片XC7Z045和所述数据存储芯片DDR3堆叠后形成一堆叠部，所述堆叠部上...

【专利技术属性】
技术研发人员：黎蕾，张如州，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：新型
国别省市：江苏;32