一种基于非侵入式负荷识别技术的信息采集模块制造技术

本实用新型专利技术公开了一种基于非侵入式负荷识别技术的信息采集模块，包括作为主体的主控板线路，所述的主控板线路的信号传递端与上位机电性连接，所述的主控板线路的电源端分别与火线L和零线N电性连接，所述的主控板线路的输出端电性连接有显示板线路，所述的主控板线路包括主控芯片电路、电源电路和采集模块，所述的电源电路的输入端分别与火线L和零线N电性连接。本实用新型专利技术有有助于用户清楚的了解各电器的花费情况，进而主动优化用电行为，响应电网需求。另一方面，还可以研究居民用户对不同电价机制的响应情况，有利于相关部门针对居民用户设计合适的电价套餐或激励机制，以引导用户参与电网削峰填谷。

【技术实现步骤摘要】
一种基于非侵入式负荷识别技术的信息采集模块
本技术涉及一种电路信息采集
，更具体地说，涉及一种基于非侵入式负荷识别技术的信息采集模块。
技术介绍
随着人民生活水平的不断提高，城乡居民用电量快速增长，已成为电网高峰负荷乃至尖峰负荷的重要组成，给电网安全运行带来了挑战。高级量测体系的建立和智能电器在家庭中的普及为居民用户参与电网调峰等友好互动创造了条件。因此，利用居民用电数据对居民用电行为进行精细化分析是发挥其需求响应潜力的基础。目前，对用户用电行为的研究主要是对采集到的大量用电数据进行挖掘，从中分析用户的用电特征。通过对居民日常负荷曲线进行聚类，分析其整体的能耗类型和用电特性，未具体给出家庭内部各电器的用电情况和详细用电行为，难以落实到用户与电网的互动实现上。
技术实现思路
本使用信息型为了克服上述技术问题，现提供具有可具体给出家庭内部各电器的用电情况和详细用电行为功能的一种基于非侵入式负荷识别技术的信息采集模块。本技术的一种基于非侵入式负荷识别技术的信息采集模块，包括作为主体的主控板线路，所述的主控板线路的信号传递端与上位机电性连接，所述的主控板线路的电源端分别与火线L和零线N电性连接，所述的主控板线路的输出端电性连接有显示板线路，所述的主控板线路包括主控芯片电路、电源电路和采集模块，所述的电源电路的输入端分别与火线L和零线N电性连接。本技术通过采集模块来对电路进行负荷识别，采集到的信息由主控芯片电路进行解析，从而得到用户用各类电器准确的用电信息，并将解析后的数据输送给上位机，从而实现在线监测用户的用电行为，实现用户与电网实时双向互动。本技术选择电器稳态工作时电流谐波幅值作为负荷特征，即对事件探测中提取到的负荷电流样本进行傅里叶级数展开，将各次电流谐波幅值xi作为负荷特征，得到负荷特征样本，记为x=(x1,x2,…,xn)，即用于负荷识别的电器样本用n维特征向量x表示。对客户的用电行为进行解析时，利用用户电力入口处总有功功率信号的实时变化来进行事件探测，当探测到有电器投切时，记录事件发生的时刻作为电器启动或停止的时间，在进行负荷识别时，根据建立的负荷特征与电器类别的映射关系对待测样本进行映射，从而确定待测样本的类别。在利用非侵入式负荷识别技术识别出电器的启动时间和电器种类后，即可对该电器运行功率和消耗的电能进行实时监测。当识别出某电器启动后，记录下该电器的启动时间及启动前后的功率，并把功率差值作为该电器的运行功率，与时间积分即可实时监测电器的用电量。作为优选，所述的电源电路包括压敏电阻PTC1、压敏电阻MOV1、整流桥BD1、极性电容C1、极性电容C3、极性电容C4、极性电容C5、极性电容C7、极性电容C8、电容C2、电容C6、电阻R1、电阻R2、电阻R3、电阻R4、二极管D1、二极管D2、二极管D3、二极管D4、稳压二极管ZD1、稳压芯片U1、电源芯片U2、稳压芯片U3、光耦芯片U4和变压器T1，所述的压敏电阻PTC1的一端分别与压敏电阻MOV1的一端和火线L电性连接，所述的压敏电阻MOV1的另一端分别与零线N和整流桥BD1的4引脚电性连接，所述的压敏电阻PTC的另一端与整流桥BD1的3引脚电性连接，所述的整流桥BD1的2引脚分别与极性电容C4的正极、电容C2的一端、电阻R1的一端、变压器T1的2引脚电性连接，所述的整流桥BD1的1引脚分别与极性电容C4的负极、电容C6的一端、电源芯片U2的1引脚和电源芯片U2的2引脚电性连接并接地，所述的电容C2的另一端分别与电阻R1的另一端和二极管D3的负极电性连接，所述的电源芯片U2的5引脚、6引脚、7引脚和8引脚分别与二极管D3的正极电性连接，所述的二极管D3的正极还与变压器T1的1引脚电性连接，所述的电容C6的另一端分别与电源芯片U2的3引脚和光耦芯片U4的3引脚电性连接，所述的电源芯片U2的4引脚分别与极性电容C8的正极、二极管D2的负极和电阻R2的一端电性连接，所述的极性电容C8的负极接地，所述的二极管D2的正极与变压器T1的4引脚电性连接，所述的变压器T1的3引脚接地，所述的电阻R2的另一端与光耦芯片U4的4引脚电性连接，所述的变压器T1的8引脚与二极管D1的正极电性连接，所述的二极管D1的负极分别与极性电容C1的正极和稳压二极管ZD1的负极电性连接，所述的变压器T1的7引脚与极性电容C1的负极电性连接并接地，所述的变压器T1的6引脚与极性电容C5的负极电性连接并接地，所述的变压器T1的5引脚与二极管D4的正极电性连接，所述的二极管D4的负极与极性电容C5的正极电性连接，所述的稳压二极管ZD1的正极分别与电阻R3的一端和光耦芯片U4的1引脚电性连接，所述的光耦芯片U4的2引脚与电阻R4的一端电性连接，所述的电阻R4的另一端与电阻R3的另一端电性连接并接地，所述的稳压芯片U1的3引脚与极性电容C1的正极电性连接，所述的稳压芯片U1的2引脚与极性电容C3的正极电性连接且其节点为VCC，所述的极性电容C3的负极与稳压芯片U1的1引脚电性连接并接地，所述的稳压芯片U2的1引脚与极性电容C5的正极电性连接，所述的稳压芯片U2的3引脚与极性电容C7的正极电性连接且其节点为+5V，所述的稳压芯片U2的2引脚与极性电容C7的负极电性连接并接地。作为优选，所述的主控芯片电路包括仿真器JLINK1、数字信号输送接口、模拟信号输送接口、显示板线路接口、主控芯片U6、稳压芯片U14、光耦芯片U5、光耦芯片U7、光耦芯片U8、光耦芯片U9、光耦芯片U11、光耦芯片U12、光耦芯片U13、光耦芯片U15、光耦芯片U17、光耦芯片U19、储存芯片U16、串口芯片U18、三极管Q1、电容C10、电容C11、电容C12、电容C14、电容C15、电容C16、电容C17、电容C19、电容C21、电容C24、电容C28、电容C30、电容C31、电容C33、电容C35、电容C37、电容C38、电容C39、电阻R11、电阻R12、电阻R13、电阻R15、电阻R16、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电阻R29、电阻R30、电阻R31、电阻R38、电阻R40、电阻R41、电阻R42、电阻R43、电阻R44、电阻R47、电阻R48、电阻R49、电阻R53、电阻R55、电阻R56、电阻R58、电阻R59、电阻R61、电阻R62、电阻R63、电阻R65、电阻R66、电阻R68、电阻R69、电阻R71、电阻R72、电阻R73、电阻R75、电阻R76、电阻R79、电阻R80、电阻R81、电阻R82、电阻R83、电阻R85、电阻R87、电阻R88、电阻R89、电阻R90、电阻R93、电阻R94、电阻R95、电阻R96、电阻R97、电阻R98、电阻RC1、电阻RC2、电阻RC3、电阻RC4、电阻NTR1、晶振Y1、晶振Y2、瞬态抑制二极管TV1、压敏电阻PTC2、压敏电阻PTC3、压敏电阻PTC4和压敏电阻RES1，所述的主控芯片U6的3引脚分别与晶振Y1的一端和电容C10的一端电性连接，所述的主控芯片U6的4引脚分别与晶振Y1的另一本文档来自技高网...

【技术保护点】
1.一种基于非侵入式负荷识别技术的信息采集模块，包括作为主体的主控板线路，所述的主控板线路的信号传递端与上位机电性连接，所述的主控板线路的电源端分别与火线L和零线N电性连接，其特征是，所述的主控板线路的输出端电性连接有显示板线路，所述的主控板线路包括主控芯片电路、电源电路和采集模块，所述的电源电路的输入端分别与火线L和零线N电性连接。/n

【技术特征摘要】
1.一种基于非侵入式负荷识别技术的信息采集模块，包括作为主体的主控板线路，所述的主控板线路的信号传递端与上位机电性连接，所述的主控板线路的电源端分别与火线L和零线N电性连接，其特征是，所述的主控板线路的输出端电性连接有显示板线路，所述的主控板线路包括主控芯片电路、电源电路和采集模块，所述的电源电路的输入端分别与火线L和零线N电性连接。


2.根据权利要求1所述的一种基于非侵入式负荷识别技术的信息采集模块，其特征是，所述的电源电路包括压敏电阻PTC1、压敏电阻MOV1、整流桥BD1、极性电容C1、极性电容C3、极性电容C4、极性电容C5、极性电容C7、极性电容C8、电容C2、电容C6、电阻R1、电阻R2、电阻R3、电阻R4、二极管D1、二极管D2、二极管D3、二极管D4、稳压二极管ZD1、稳压芯片U1、电源芯片U2、稳压芯片U3、光耦芯片U4和变压器T1，所述的压敏电阻PTC1的一端分别与压敏电阻MOV1的一端和火线L电性连接，所述的压敏电阻MOV1的另一端分别与零线N和整流桥BD1的4引脚电性连接，所述的压敏电阻PTC的另一端与整流桥BD1的3引脚电性连接，所述的整流桥BD1的2引脚分别与极性电容C4的正极、电容C2的一端、电阻R1的一端、变压器T1的2引脚电性连接，所述的整流桥BD1的1引脚分别与极性电容C4的负极、电容C6的一端、电源芯片U2的1引脚和电源芯片U2的2引脚电性连接并接地，所述的电容C2的另一端分别与电阻R1的另一端和二极管D3的负极电性连接，所述的电源芯片U2的5引脚、6引脚、7引脚和8引脚分别与二极管D3的正极电性连接，所述的二极管D3的正极还与变压器T1的1引脚电性连接，所述的电容C6的另一端分别与电源芯片U2的3引脚和光耦芯片U4的3引脚电性连接，所述的电源芯片U2的4引脚分别与极性电容C8的正极、二极管D2的负极和电阻R2的一端电性连接，所述的极性电容C8的负极接地，所述的二极管D2的正极与变压器T1的4引脚电性连接，所述的变压器T1的3引脚接地，所述的电阻R2的另一端与光耦芯片U4的4引脚电性连接，所述的变压器T1的8引脚与二极管D1的正极电性连接，所述的二极管D1的负极分别与极性电容C1的正极和稳压二极管ZD1的负极电性连接，所述的变压器T1的7引脚与极性电容C1的负极电性连接并接地，所述的变压器T1的6引脚与极性电容C5的负极电性连接并接地，所述的变压器T1的5引脚与二极管D4的正极电性连接，所述的二极管D4的负极与极性电容C5的正极电性连接，所述的稳压二极管ZD1的正极分别与电阻R3的一端和光耦芯片U4的1引脚电性连接，所述的光耦芯片U4的2引脚与电阻R4的一端电性连接，所述的电阻R4的另一端与电阻R3的另一端电性连接并接地，所述的稳压芯片U1的3引脚与极性电容C1的正极电性连接，所述的稳压芯片U1的2引脚与极性电容C3的正极电性连接且其节点为VCC，所述的极性电容C3的负极与稳压芯片U1的1引脚电性连接并接地，所述的稳压芯片U2的1引脚与极性电容C5的正极电性连接，所述的稳压芯片U2的3引脚与极性电容C7的正极电性连接且其节点为+5V，所述的稳压芯片U2的2引脚与极性电容C7的负极电性连接并接地。


3.根据权利要求2所述的一种基于非侵入式负荷识别技术的信息采集模块，其特征是，所述的主控芯片电路包括仿真器JLINK1、数字信号输送接口、模拟信号输送接口、显示板线路接口、主控芯片U6、稳压芯片U14、光耦芯片U5、光耦芯片U7、光耦芯片U8、光耦芯片U9、光耦芯片U11、光耦芯片U12、光耦芯片U13、光耦芯片U15、光耦芯片U17、光耦芯片U19、储存芯片U16、串口芯片U18、三极管Q1、电容C10、电容C11、电容C12、电容C14、电容C15、电容C16、电容C17、电容C19、电容C21、电容C24、电容C28、电容C30、电容C31、电容C33、电容C35、电容C37、电容C38、电容C39、电阻R11、电阻R12、电阻R13、电阻R15、电阻R16、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电阻R29、电阻R30、电阻R31、电阻R38、电阻R40、电阻R41、电阻R42、电阻R43、电阻R44、电阻R47、电阻R48、电阻R49、电阻R53、电阻R55、电阻R56、电阻R58、电阻R59、电阻R61、电阻R62、电阻R63、电阻R65、电阻R66、电阻R68、电阻R69、电阻R71、电阻R72、电阻R73、电阻R75、电阻R76、电阻R79、电阻R80、电阻R81、电阻R82、电阻R83、电阻R85、电阻R87、电阻R88、电阻R89、电阻R90、电阻R93、电阻R94、电阻R95、电阻R96、电阻R97、电阻R98、电阻RC1、电阻RC2、电阻RC3、电阻RC4、电阻NTR1、晶振Y1、晶振Y2、瞬态抑制二极管TV1、压敏电阻PTC2、压敏电阻PTC3、压敏电阻PTC4和压敏电阻RES1，所述的主控芯片U6的3引脚分别与晶振Y1的一端和电容C10的一端电性连接，所述的主控芯片U6的4引脚分别与晶振Y1的另一端和电容C12的一端电性连接，所述的电容C10的另一端和电容C12的另一端电性连接并接地，所述的主控芯片U6的5引脚分别与晶振Y2的一端和电容C16的一端电性连接，所述的主控芯片U6的6引脚分别与晶振Y2的另一端和电容C15的一端电性连接，所述的电容C16的另一端和电容C15的另一端电性连接并接地，所述的主控芯片U6的7引脚分别与电阻R26的一端和电容C14的一端电性连接，所述的电阻R26的另一端接VCC，所述的电容C14的另一端接地，所述的主控芯片U6的8引脚与电阻R98的一端电性连接，所述的主控芯片U6的9引脚与电阻R96的一端电性连接，所述的主控芯片U6的10引脚与电阻R94的一端电性连接，所述的主控芯片U6的11引脚与电阻R90的一端电性连接，所述的主控芯片U6的12引脚与电容C17的一端电性连接并接地，所述的主控芯片U6的13引脚与C17的另一端电性连接并与采集模块电性连接，所述的主控芯片U6的14引脚、15引脚、16引脚和17引脚分别与采集模块电性连接，所述的主控芯片U6的18引脚与电容C21的一端电性连接并接地，所述的主控芯片U6的19引脚与电容C21的另一端电性连接并接VCC，所述的主控芯片U6的20引脚、21引脚、22引脚和23引脚分别与采集模块电性连接，所述的主控芯片U6的24引脚与电阻R76的一端电性连接，所述的主控芯片U6的26引脚和26引脚分别与采集模块电性连接，所述的主控芯片U6的27引脚与电阻R83的一端电性连接，所述的主控芯片U6的28引脚接地，所述的主控芯片U6的31引脚与电容C24的一端电性连接并接地，所述的主控芯片U6的32引脚与电容C24的另一端电性连接并接VCC，所述的主控芯片U6的33引脚与显示板线路接口的5引脚电性连接，所述的主控芯片U6的50引脚与显示板线路接口的4引脚电性连接，所述的主控芯片U6的51引脚与显示板线路接口的3引脚电性连接，所述的主控芯片U6的52引脚与显示板线路接口的2引脚电性连接，所述的主控芯片U6的53引脚与显示板线路接口的1引脚电性连接，所述的显示板线路接口的7引脚接地，所述的主控芯片U6的34引脚分别与储存芯片U16的6引脚和电阻R71的一端电性连接，所述的主控芯片U6的35引脚分别与储存芯片U16的5引脚和电阻R73的一端电性连接，所述的电阻R71的另一端和电阻R73的另一端电性连接并接VCC，所述的储存芯片U16的4引脚和7引脚分别接地，所述的储存芯片U16的8引脚与电容C28的一端电性连接并接VCC，所述的电容C28的另一端接地，所述的主控芯片U6的36引脚分别与电阻R66的一端和光耦芯片U15的4引脚电性连接，所述的主控芯片U6的37引脚分别与电阻R59的一端和光耦芯片U13的4引脚电性连接，所述的主控芯片U6的38引脚分别与电阻R53的一端和光耦芯片U12的4引脚电性连接，所述的主控芯片U6的39引脚分别与电阻R48的一端和光耦芯片U11的4引脚电性连接，所述的主控芯片U6的40引脚分别与电阻R40的一端和光耦芯片U9的4引脚电性连接，所述的主控芯片U6的41引脚分别与电阻R29的一端和光耦芯片U8的4引脚电性连接，所述的主控芯片U6的44引脚分别与电阻R16的一端和光耦芯片U7的4引脚电性连接，所述的主控芯片U6的45引脚分别与电阻R11的一端和光耦芯片U5的4引脚电性连接，所述的主控芯片U6的42引脚与光耦芯片U19的2引脚电性连接，所述的主控芯片U6的43引脚分别与电阻R79的一端和光耦芯片U17的4引脚电性连接，所述的主控芯片U6的46引脚分别与电阻R44的一端和仿真器JLINK1的3引脚电性连接，所述的电阻R44的另一端接VCC，所述的主控芯片U6的47引脚与电容C19的一端电性连接并接地，所述的主控芯片U6的48引脚与电容C19的另一端电性连接并接VCC，所述的主控芯片U6的49引脚分别与电阻R41的一端和仿真器JLINK1的2引脚电性连接，所述的电阻R41的另一端接VCC，所述的主控芯片U6的54引脚与电阻RC3的一端电性连接，所述的主控芯片U6的55引脚、56引脚和57引脚分别与采集模块电性连接，所述的主控芯片U6的60引脚和电阻R25的一端电性连接，所述的电阻R25的另一端接地，所述的主控芯片U6的62引脚与采集模块电性连接，所述的主控芯片U6的63引脚与电容C11的一端电性连接并接地，所述的主控芯片U6的64引脚与电容C11的另一端电性连接并VCC，所述的仿真器JLINK1的1引脚接VCC，所述的仿真器JLINK1的2引脚接地，所述的电阻R79的另一端接VCC，所述的光耦芯片U17的3引脚接地，所述的光耦芯片U17的1引脚与电阻R80的一端电性连接，所述的电阻R80的另一端接+5V，所述的光耦芯片U17的2引脚与串口芯片U18的1引脚电性连接，所述的光耦芯片U19的1引脚与电阻R88的一端电性连接，所述的电阻R88的另一端接VCC，所述的光耦芯片U19的3引脚接地，所述的光耦芯片U19的4引脚分别与电阻R87的一端、电阻R81的一端和串口芯片U18的4引脚电性连接，所述的电阻R87的另一端接+5V，所述的电阻R81的另一端与三极管Q1的基极电性连接，所述的三极管Q1的发射极接+5V，所述的三极管Q1的集电极分别与电阻R85的一端、串口芯片U18的2引脚和串口芯片U18的3引脚电性连接，所述的电阻R85的另一端接地，所述的串口芯片U18的5引脚接地，所述的串口芯片U18的6引脚分别与瞬态抑制二极管TV1的一端和压敏电阻PTC4的一端电性连接，所述的串口芯片U18的7引脚分别与瞬态抑制二极管TV1的另一端和压敏电阻PTC3的一端电性连接，所述的压敏电阻PTC4的另一端和压敏电阻PTC3的另一端分别与上位机电性连接，所述的电阻R63的一端接VCC，所述的电阻R63的另一端分别与稳压芯片U14的1引脚、稳压芯片U14的3引脚、极性电容C26的正极、主控芯片U6的13引脚和电阻RC1的一端电性连接，所述的稳压芯片U14的2引脚和极性电容C26的负极分别接地，所述的电阻RC2的一端与采集模块电性连接，所述的电阻RC2的另一端分别与电阻RC1的另一端和电阻NTR1的一端电性连接，所述的电阻NTR1的另一端接地，所述的电阻RC3的另一端与压敏电阻RES1的一端电性连接，所述的压敏电阻RES1的另一端分别与电阻RC4的一端和采集模块电性连接，所述的电阻RC4的另一端接地，所述的电阻R11的另一端、电阻R16的另一端、电阻R29的另一端、电阻R40的另一端、电阻R48的另一端、电阻R53的另一端、电阻R59的另一端和电阻R66的另一端分别接VCC，所述的光耦芯片U5的3引脚、光耦芯片U7的3引脚、光耦芯片U8的3引脚、光耦芯片U9的3引脚、光耦芯片U11的3引脚、光耦芯片U12的3引脚、光耦芯片U13的3引脚和光耦芯片U15的3引脚分别接地，所述的光耦芯片U5的1引脚分别与电阻R12的一端和电阻R13的一端电性连接，所述的光耦芯片U5的2引脚分别与电阻R12的另一端和电阻R15的一端电性连接，所述的光耦芯片U7的1引脚分别与电阻R23的一端和电阻R24的一端电性连接，所述的光耦芯片U7的2引脚分别与电阻R23的另一端和电阻R27的一端电性连接，所述的光耦芯片U8的1引脚分别与电阻R30的一端和电阻R31的一端电性连接，所述的光耦芯片U8的2引脚分别与电阻R30的另一端和电阻R38的一端电性连接，所述的光耦芯片U9的1引脚分别与电阻R42的一端和电阻R43的一端电性连接，所述的光耦芯片U9的2引脚分别与电阻R42的另一端和电阻R47的一端电性连接，所述的光耦芯片U11的1引脚分别与电阻R49的一端和电阻R50的一端电性连接，所述的光耦芯片U11的2引脚分别与电阻R49的另一端和电阻R52的一端电性连接，所述的光耦芯片U12的1引脚分别与电阻R55的一端和电阻R56的一端电性连接，所述的光耦芯片U12的2引脚分别与电阻R55的另一端和电阻R58的一端电性连接，所述的光耦芯片U13的1引脚分别与电阻R61的一端和电阻R62的一端电性连接，所述的光耦芯片U13的2引脚分别与电阻R61的另一端和电阻R65的一端电性连接，所述的光耦芯片U15的1引脚分别与电阻R68的一端和电阻R69的一端电性连接，所述的光耦芯片U15的2引脚分别与电阻R68的另一端和电阻R72的一端电性连接，所述的电阻R15的另一端、电阻R27的另一端、电阻R38的另一端、电阻R47的另一端、电阻R52的另一端、电阻R58的另一端、电阻R65的另一端和电阻R72的另一端分别接地，所述的电阻R13的另一端与数字信号输送接口的1引脚电性连接，所述的电阻R24的另一端与数字信号输送接口的2引脚电性连接，所述的电阻R31的另一端与数字信号输送接口的3引脚电性连接，所述的电阻R43的另一端与数字信号输送接口的4引脚电性连接，所述的电阻R50的另一端与数字信号输送接口的5引脚电性连接，所述的电阻R56的另一端与数字信号输送接口的7引脚电性连接，所述的电阻R62的另一端与数字信号输送接口的8引脚电性连接，所述的电阻R69的另一端与数字信号输送接口的9引脚电性连接，所述的压敏电阻PTC2的一端与+5V电性连接，所述的压敏电阻PTC2的另一端与数字信号输送接口的10引脚电性连接，所述的电阻R76的另一端分别与电容C30的一端、电阻R75的一端和模拟信号输送接口的1引脚电性连接，所述的电容C30的另一端和电阻R75的另一端电性连接且其节点与采集模块电性连接，所述的电阻R83的另一端分别与电容C33的一端、电阻R82的一端和模拟信号输送接口的2引脚电性连接，所述的电容C33的另一端和电阻R82的另一端电性连接且其节点与采集模块电性连接，所述的电阻R90的另...

【专利技术属性】
技术研发人员：翁利国，尉耀稳，徐祖芳，丁盛阳，王奔，洪达，李南，张阳辉，王飞凤，徐翔，沈阳，
申请(专利权)人：浙江中新电力工程建设有限公司自动化分公司，浙江中新电力工程建设有限公司，国网浙江杭州市萧山区供电有限公司，国网浙江省电力有限公司杭州供电公司，
类型：新型
国别省市：浙江;33