屏蔽栅功率半导体器件制造技术

本发明专利技术涉及一种屏蔽栅功率半导体器件，它包括栅极金属、源极金属、沟槽、屏蔽栅多晶硅、栅极多晶硅、屏蔽栅接触孔、栅极接触孔、漏极金属、第一导电类型衬底、第一导电类型外延层、场氧层、第二导电类型体区、第一导电类型源区、栅氧层、绝缘介质层、屏蔽栅总线金属与栅极总线金属；还包括屏蔽栅极电阻Rs，屏蔽栅极电阻Rs连接在屏蔽栅总线金属与源极金属之间。本发明专利技术能有效地防止屏蔽栅功率MOSFET的栅极电压、漏源电压、漏源电流在反向恢复过程中出现剧烈的震荡现象，而且屏蔽栅极电阻Rs越大，波形震荡越小。本发明专利技术的结构不影响器件的静态参数。

【技术实现步骤摘要】
屏蔽栅功率半导体器件
本专利技术属于半导体器件
，本专利技术具体地说是一种屏蔽栅功率半导体器件。
技术介绍
随着屏蔽栅功率MOSFET的发展，器件的元胞尺寸越来越小，电流密度越来越大，在器件的工作过程中，特别是反向恢复过程中，器件的栅极电压、漏源电压、漏源电流会发生剧烈的震荡现象，导致器件的噪声与开关损耗急剧增加。如附图2所示，它为传统的屏蔽栅功率MOSFET的版图示意图，栅极多晶硅通过在沟槽的两端处通过绝缘介质层上的栅极接触孔与栅极总线金属电连接，栅极总线金属与栅极金属电连接；屏蔽栅多晶硅在沟槽的两端处通过绝缘介质层上的屏蔽栅接触孔与屏蔽栅总线金属电连接，屏蔽栅总线金属与源极金属电连接，这时蔽栅极电阻Rs为0Ω。如图3所示，它为屏蔽栅功率MOSFET的应用电路，其中有两个相同的屏蔽栅功率MOSFET，分为上管与下管，上管漏极接母线电压Vdd，驱动信号通过栅极电阻Rg1施加在上管的栅极上，上管的源极、下管的漏极与电感L的一端连接，下管的栅极通过栅极电阻Rg2接地，下管的源极与电感L一起接地，在母线电压Vdd与地之间设有并联的电容C2与C1，上管与下管的栅极电阻大小相同；初始时上管栅极开启，下管关断，电感L上的电流逐渐增加，经过一段时间后上管关断，电感L上的电流会通过下管的源极流向下管的漏极，下管被当成续流二极管使用，经过一段时间后上管第二次开启，瞬间下管的漏极上的电位从0V上升到母线电压，下管的这个过程就叫做反向恢复，在这个过程中，上下管的栅极电压、漏源电压、漏源电流都会发生剧烈的震荡现象。r>如图4所示，为使用不同大小的蔽栅极电阻Rs得到的反向恢复过程中下管漏源电压的波形图，可以明显看出，传统的版图设计即蔽栅极电阻Rs为0Ω时，波形震荡最剧烈。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种能防止屏蔽栅功率MOSFET的栅极电压、漏源电压、漏源电流在反向恢复过程中出现剧烈的震荡现象的屏蔽栅功率半导体器件。按照本专利技术提供的技术方案，所述屏蔽栅功率半导体器件，包括栅极金属、源极金属、沟槽、屏蔽栅多晶硅、栅极多晶硅、屏蔽栅接触孔、栅极接触孔、漏极金属、第一导电类型衬底、第一导电类型外延层、场氧层、第二导电类型体区、第一导电类型源区、栅氧层、绝缘介质层、屏蔽栅总线金属与栅极总线金属；在漏极金属上设置有第一导电类型衬底，在第一导电类型衬底上设置有第一导电类型外延层，在第一导电类型外延层上设置有第二导电类型体区，在第二导电类型体区上设置有第一导电类型源区，在第一导电类型源区上设置有绝缘介质层，在绝缘介质层上设置有源极金属，源极金属通过通孔与第二导电类型体区以及第一导电类型源区接触；沟槽从第一导电类型源区的上表面向下依次穿透第一导电类型源区与第二导电类型体区最后进入第一导电类型外延层内，在沟槽内的中心区填充有屏蔽栅多晶硅以及位于屏蔽栅多晶硅外圈的场氧层，在沟槽内的上部、屏蔽栅多晶硅的两侧设有栅极多晶硅，在栅极多晶硅与屏蔽栅多晶硅之间以及栅极多晶硅与第二导电类型体区、第一导电类型外延层之间设有栅氧层，栅极多晶硅通过栅氧层与第二导电类型体区、第一导电类型外延层以及屏蔽栅多晶硅绝缘；栅极多晶硅在沟槽的两端或中心处通过绝缘介质层上的栅极接触孔与栅极总线金属电连接，栅极总线金属与栅极金属电连接；屏蔽栅多晶硅在沟槽的两端或中心处通过绝缘介质层上的屏蔽栅接触孔与屏蔽栅总线金属电连接；还包括屏蔽栅极电阻Rs，屏蔽栅极电阻Rs连接在屏蔽栅总线金属与源极金属之间。作为优选，所述屏蔽栅极电阻Rs的电阻值为0.1~1000Ω。作为优选，所述第一导电类型衬底、第一导电类型外延层与第一导电类型源区为N型导电，第二导电类型体区为P型导电。作为优选，所述第一导电类型衬底、第一导电类型外延层与第一导电类型源区为P型导电，第二导电类型体区为N型导电。作为优选，所述栅极多晶硅的厚度小于屏蔽栅多晶硅的厚度。作为优选，所述栅氧层的厚度小于场氧层的厚度。本专利技术能有效地防止屏蔽栅功率MOSFET的栅极电压、漏源电压、漏源电流在反向恢复过程中出现剧烈的震荡现象，而且屏蔽栅极电阻Rs越大，波形震荡越小。本专利技术的结构不影响器件的静态参数。附图说明图1为本专利技术的版图设计示意图。图2为传统的版图设计示意图。图3为屏蔽栅功率MOSFET的应用电路图。图4为采用不同蔽栅极电阻Rs得到的反向恢复过程中下管漏源电压的波形图。图5为屏蔽栅功率MOSFET元胞内的剖视结构示意图。具体实施方式下面结合具体实施例对本专利技术作进一步说明。为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。一种屏蔽栅功率半导体器件，如图5所示，包括栅极金属1、源极金属2、沟槽3、屏蔽栅多晶硅4、栅极多晶硅5、屏蔽栅接触孔6、栅极接触孔7、漏极金属9、N型的第一导电类型衬底10、N型的第一导电类型外延层11、场氧层12、P型的第二导电类型体区13、N型的第一导电类型源区14、栅氧层15、绝缘介质层16、屏蔽栅总线金属17与栅极总线金属18；屏蔽栅功率半导体器件，包括栅极金属1、源极金属2、沟槽3、屏蔽栅多晶硅4、栅极多晶硅5、屏蔽栅接触孔6、栅极接触孔7、漏极金属9、第一导电类型衬底10、第一导电类型外延层11、场氧层12、第二导电类型体区13、第一导电类型源区14、栅氧层15、绝缘介质层16、屏蔽栅总线金属17与栅极总线金属18；在漏极金属9上设置有第一导电类型衬底10，在第一导电类型衬底10的上方设置有第一导电类型外延层11，在第一导电类型外延层11的顶部设置有第二导电类型体区13，在第二导电类型体区13的顶部设置有第一导电类型源区14，在第一导电类型源区14的上方设置有绝缘介质层16，在绝缘介质层16的上方设置有源极金属2，源极金属2通过通孔与第二导电类型体区13以及第一导电类型源区14欧姆接触；沟槽3从第一导电类型源区14的上表面向下依次穿透第一导电类型源区14与第二导电类型体区13最后进入第一导电类型外延层11内，在沟槽3内的中心区填充有屏蔽栅多晶硅4以及位于屏蔽栅多晶硅4外圈的场氧层12，在沟槽3内的上部、屏蔽栅多晶硅4的两侧设有栅极多晶硅5，在栅极多晶硅5与屏蔽栅多晶硅4之间以及栅极多晶硅5与第二导电类型体区13、第一导电类型外延层11之间设有栅氧层15，栅极多晶硅5通过栅氧层15与第二导电类型体区13、第一导电类型外延层11以及屏蔽栅多晶硅4绝缘；如图1所示，栅极多晶硅5在沟槽3的两端或中心处通过绝缘介质层16上的栅极接触孔7与栅极总线金属18电连接，栅极总线金属18与栅极金属1电连接；屏蔽栅多晶硅4在沟槽3的两端本文档来自技高网...

【技术保护点】
1.一种屏蔽栅功率半导体器件，包括栅极金属（1）、源极金属（2）、沟槽（3）、屏蔽栅多晶硅（4）、栅极多晶硅（5）、屏蔽栅接触孔（6）、栅极接触孔（7）、漏极金属（9）、第一导电类型衬底（10）、第一导电类型外延层（11）、场氧层（12）、第二导电类型体区（13）、第一导电类型源区（14）、栅氧层（15）、绝缘介质层（16）、屏蔽栅总线金属（17）与栅极总线金属（18）；/n在漏极金属（9）上设置有第一导电类型衬底（10），在第一导电类型衬底（10）的上方设置有第一导电类型外延层（11），在第一导电类型外延层（11）的顶部设置有第二导电类型体区（13），在第二导电类型体区（13）的顶部设置有第一导电类型源区（14），在第一导电类型源区（14）的上方设置有绝缘介质层（16），在绝缘介质层（16）的上方设置有源极金属（2），源极金属（2）通过通孔与第二导电类型体区（13）以及第一导电类型源区（14）欧姆接触；/n沟槽（3）从第一导电类型源区（14）的上表面向下依次穿透第一导电类型源区（14）与第二导电类型体区（13）最后进入第一导电类型外延层（11）内，在沟槽（3）内的中心区填充有屏蔽栅多晶硅（4）以及位于屏蔽栅多晶硅（4）外圈的场氧层（12），在沟槽（3）内的上部、屏蔽栅多晶硅（4）的两侧设有栅极多晶硅（5），在栅极多晶硅（5）与屏蔽栅多晶硅（4）之间以及栅极多晶硅（5）与第二导电类型体区（13）、第一导电类型外延层（11）之间设有栅氧层（15），栅极多晶硅（5）通过栅氧层（15）与第二导电类型体区（13）、第一导电类型外延层（11）以及屏蔽栅多晶硅（4）绝缘；/n栅极多晶硅（5）在沟槽（3）的两端或中心处通过绝缘介质层（16）上的栅极接触孔（7）与栅极总线金属（18）电连接，栅极总线金属（18）与栅极金属（1）电连接；屏蔽栅多晶硅（4）在沟槽（3）的两端或中心处通过绝缘介质层（16）上的屏蔽栅接触孔（6）与屏蔽栅总线金属（17）电连接；/n其特征是：还包括屏蔽栅极电阻Rs（8），屏蔽栅极电阻Rs（8）连接在屏蔽栅总线金属（17）与源极金属（2）之间。/n...

【技术特征摘要】
1.一种屏蔽栅功率半导体器件，包括栅极金属（1）、源极金属（2）、沟槽（3）、屏蔽栅多晶硅（4）、栅极多晶硅（5）、屏蔽栅接触孔（6）、栅极接触孔（7）、漏极金属（9）、第一导电类型衬底（10）、第一导电类型外延层（11）、场氧层（12）、第二导电类型体区（13）、第一导电类型源区（14）、栅氧层（15）、绝缘介质层（16）、屏蔽栅总线金属（17）与栅极总线金属（18）；
在漏极金属（9）上设置有第一导电类型衬底（10），在第一导电类型衬底（10）的上方设置有第一导电类型外延层（11），在第一导电类型外延层（11）的顶部设置有第二导电类型体区（13），在第二导电类型体区（13）的顶部设置有第一导电类型源区（14），在第一导电类型源区（14）的上方设置有绝缘介质层（16），在绝缘介质层（16）的上方设置有源极金属（2），源极金属（2）通过通孔与第二导电类型体区（13）以及第一导电类型源区（14）欧姆接触；
沟槽（3）从第一导电类型源区（14）的上表面向下依次穿透第一导电类型源区（14）与第二导电类型体区（13）最后进入第一导电类型外延层（11）内，在沟槽（3）内的中心区填充有屏蔽栅多晶硅（4）以及位于屏蔽栅多晶硅（4）外圈的场氧层（12），在沟槽（3）内的上部、屏蔽栅多晶硅（4）的两侧设有栅极多晶硅（5），在栅极多晶硅（5）与屏蔽栅多晶硅（4）之间以及栅极多晶硅（5）与第二导电类型体区（13）、第一导电类型外延层（11）之间设有栅氧层（15），栅极多晶硅（5...

【专利技术属性】
技术研发人员：朱袁正，周锦程，杨卓，刘晶晶，叶鹏，
申请(专利权)人：无锡新洁能股份有限公司，
类型：发明
国别省市：江苏;32