一种用于FPGA的相关衍生时钟域中信号同步的系统技术方案

本发明专利技术提供一种用于FPGA的相关衍生时钟域中信号同步的系统，属于FPGA设计技术领域，包含数据编码和解码模块BJM，数据单位扩展校对模块KJM，数据FIFO传递模块SEM，数据接口模块IOM，数据同步电路顶层模块TPM等部分组成。本发明专利技术实施方便，流程简单，高效稳定，可以实现不同相关时钟域的信号同步。

【技术实现步骤摘要】
一种用于FPGA的相关衍生时钟域中信号同步的系统
本专利技术涉及FPGA设计技术，尤其涉及一种用于FPGA的相关衍生时钟域中信号同步的系统。
技术介绍
目前，电子信息技术产业发展迅速，对于专用芯片的性能要求越来越高，在集成电路制技术迅速进步的同时，集成电路的复杂度呈指数增加，研发生产周期大幅延长，不能很好的适应多变的市场需求。大规模现场可编程逻辑器件(FPGA)提供了一种可以灵活实现电路的方法，平衡了产品研发周期和产品性能之间的矛盾。FPGA作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。随着系统应用需求的不断增多和集成电路技术的快速发展，大规模数字电路中常包含多个时钟域，设计中不可避免地要完成数字信号在不同时钟域间的传递，这时，如何保持系统的稳定，顺利完成控制信号和数据通路的传输就变得至关重要，这也是电路设计中最为棘手的问题之一。由于FPGA设计功能的复杂度上升，信号所属时钟域越来越多，这其中有许多是由具有相同时钟驱动的PLL或MMCM生成的衍生时钟域，这些时钟域中的信号有时因设计需要同步。
技术实现思路
针对现有FPGA设计中由具有相同时钟驱动的PLL或MMCM生成的衍生时钟域简称为相关衍生时钟域，不同相关衍生时钟域中输入信号的同步提出了一种高可靠性信号同步电路。通过使用高可靠编码、单bit转多bit等方式实现高可靠跨时钟域信号同步，实现多个相关衍生时钟域输入信号的高可靠同步。本专利技术的技术方案是：一种用于FPGA的相关衍生时钟域中信号同步的系统，主要包括：数据编码和解码模块即BJM模块、数据单位扩展校对模块即KJM模块、数据FIFO传递模块即SEM模块、数据接口模块即IOM模块、数据同步电路顶层模块即TPM模块；其中，IOM模块是数据输入和输出的接口模块，对外连接不同时钟域需要信号同步的数据通路，对内连接BJM模块、KJM模块和SEM模块；TPM模块根据实际需求实例化多个BJM模块、多个KJM模块、多个SEM模块和一个IOM模块。进一步的，通过使用高可靠编码、单bit转多bit方式实现高可靠跨时钟域信号同步。进一步的，所述IOM模块根据选通控制信号将接收的数据发送给各模块完成相应的数据同步处理，并将处理后的数据发送给各对应时钟域模块。进一步的，所述BJM模块将接收的数据根据选通控制信号使用独热码或格雷码进行编码，然后进行跨时钟域信号处理后再进行数据解码，将还原数据发送给SEM模块。进一步的，所述KJM模块将接收的数据每1bit位扩展为16bit位，然后进行跨时钟域信号处理，根据数据比较规则将数据还原后发送给SEM模块。再进一步的，所述SEM模块将接收的数据存入FIFO中，然后读出数据发送给终端时钟域模块，完成中间时钟域到终端时钟域的数据同步。其中，BJM模块与KJM模块的数量相对应。被同步信号输入IOM模块的输入端口，IOM模块将接收的数据发送给BJM模块和KJM模块，两个模块完成数据从被同步时钟域到输入驱动时钟域的信号同步，然后两个模块的输出分别发送给SEM模块，然后SEM模块将数据通过IOM模块发送给被同步时钟域模块，完成输入驱动时钟域到相关衍生时钟域的信号同步。本专利技术的有益效果是实施方便，流程简单，高效稳定，可以实现不同相关时钟域的信号同步。附图说明图1是本专利技术的工作框图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例，基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术的一种用于FPGA的多个相关衍生时钟域中信号同步系统，主要由数据编码和解码模块BJM，数据单位扩展校对模块KJM，数据FIFO传递模块SEM，数据接口模块IOM，数据同步电路顶层模块TPM等部分组成；所述IOM模块是同步电路的数据输入和输出接口模块，对外连接不同时钟域需要信号同步的数据通路，对内连接BJM模块、KJM模块和SEM模块，根据选通控制信号将接收的数据发送给各模块完成相应的数据同步处理，并将处理后的数据发送给各对应时钟域模块。所述BJM模块将接收的数据根据选通控制信号使用独热码或格雷码进行编码，然后进行跨时钟域信号处理后再进行数据解码，将还原数据发送给SEM模块。所述KJM模块将接收的数据每1bit位扩展为16bit位，然后进行跨时钟域信号处理，根据数据比较规则将数据还原后发送给SEM模块。所述SEM模块将接收的数据存入FIFO中，然后读出数据发送给终端时钟域模块，完成中间时钟域到终端时钟域的数据同步。所述TPM模块根据实际需求实例化多个BJM模块、多个KJM模块、多个SEM模块和一个IOM模块。首先，根据设计中需要进行输入信号同步的相关衍生时钟域个数和信号个数在设计中实例化相应数量的各功能模块。如图1所示，该实施例中设计中有需要进行输入信号同步的相关衍生时钟域个数为4个，需要同步的信号为2个，两个信号的数据位宽均为4bit，相关衍生时钟域的输入驱动时钟称为时钟A，相关衍生时钟称为时钟A1、A2、A3、A4,被同步时钟域时钟称为时钟B，因此，本实施例需要实例化一个TPM模块,TPM模块需要实例化两个个BJM模块、两个KJM模块、十六个SEM模块和一个IOM模块。然后，将来自时钟B时钟域的两个被同步信号输入IOM模块的输入端口，IOM模块将接收的数据1发送给一个BJM模块和一个KJM模块，两个模块完成数据从时钟B时钟域到时钟A时钟域的信号同步，然后两个模块的输出分别发送给四个SEM模块，然后SEM模块将数据通过IOM模块发送给被同步时钟域模块，完成时钟A时钟域到时钟A1、A2、A3、A4时钟域的信号同步。以上所述仅为本专利技术的较佳实施例，仅用于说明本专利技术的技术方案，并非用于限定本专利技术的保护范围。凡在本专利技术的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本专利技术的保护范围内。本文档来自技高网...

【技术保护点】
1.一种用于FPGA的相关衍生时钟域中信号同步的系统，其特征在于，/n包括：数据编码和解码模块即BJM模块、数据单位扩展校对模块即KJM模块、数据FIFO传递模块即SEM模块、数据接口模块即IOM模块、数据同步电路顶层模块即TPM模块；/nIOM模块是数据输入和输出的接口模块，对外连接不同时钟域需要信号同步的数据通路，对内连接BJM模块、KJM模块和SEM模块；/nTPM模块根据实际需求实例化一个以上的BJM模块、一个以上的KJM模块、一个以上的SEM模块和一个IOM模块。/n

【技术特征摘要】
1.一种用于FPGA的相关衍生时钟域中信号同步的系统，其特征在于，
包括：数据编码和解码模块即BJM模块、数据单位扩展校对模块即KJM模块、数据FIFO传递模块即SEM模块、数据接口模块即IOM模块、数据同步电路顶层模块即TPM模块；
IOM模块是数据输入和输出的接口模块，对外连接不同时钟域需要信号同步的数据通路，对内连接BJM模块、KJM模块和SEM模块；
TPM模块根据实际需求实例化一个以上的BJM模块、一个以上的KJM模块、一个以上的SEM模块和一个IOM模块。


2.根据权利要求1所述的系统，其特征在于，
通过使用高可靠编码、单bit转多bit方式实现高可靠跨时钟域信号同步。


3.根据权利要求1或2所述的系统，其特征在于，
所述IOM模块根据选通控制信号将接收的数据发送给各模块完成相应的数据同步处理，并将处理后的数据发送给各对应时钟域模块。


4.根据权利要求3所述的系统，其特征在于，
所述BJM模块将接收的数据根据选通控制信号使用独热码...

【专利技术属性】
技术研发人员：赵鑫鑫，金长新，刘强，姜凯，
申请(专利权)人：济南浪潮高新科技投资发展有限公司，
类型：发明
国别省市：山东;37