【技术实现步骤摘要】
【国外来华专利技术】包含用于半导体存储器的存储器命令的设备和方法相关申请的交叉引用本申请要求于2017年11月29日提交的美国临时申请第62/592,208号的提交权益。本申请以全文引用的方式并入本文并且用于所有目的。
技术介绍
半导体存储器在很多电子系统中被用于存储稍后可以检索到的数据。由于越来越多地要求电子系统更快、存储器容量更大并且消耗功率更少，因此一直在不断开发存取更快、存储数据更多但使用功率更少的半导体存储器，以满足变化的需要。发展的一部分包含创建用于控制和存取半导体存储器的新规范，所述规范从一代到下一代的变化涉及改善电子系统中的存储器的性能。通常通过为半导体存储器提供命令信号、地址信号、时钟信号来控制存储器。例如，可以由存储器控制器提供各种信号。命令信号可以控制半导体存储器在与地址信号相对应的存储器位置执行各种存储器操作，例如，用于从存储器检索数据的读取操作和用于将数据存储到存储器中的写入操作。以相对于由存储器接收相关联的命令的已知定时在控制器和存储器之间提供数据。已知定时通常是通过等待时间信息来限定的。可以在系统时钟信息CK和CKF的时钟循环方面限定等待时间信息。在新开发的存储器的情况下，存储器可以设置有例如用于对命令信号和地址信号进行定时的系统时钟信号并且进一步设置有用于对存储器所提供的读取数据进行定时并且用于对提供到存储器的写入数据进行定时的数据时钟信号。存储器还可以向控制器提供时钟信号以用于对提供到控制器的数据进行定时。对由控制器提供并由存储器接收的各种存储命令的定时可以用于控制存储器的性能，包含对提供时钟...
【技术保护点】
1.一种设备，其包括：/n数据时钟路径，所述数据时钟路径包含输入缓冲器，所述输入缓冲器被配置成当被启用时接收数据时钟信号，并且所述数据时钟路径被配置成基于所述数据时钟信号提供多个内部时钟信号，所述数据时钟路径进一步包含时钟信号同步电路，所述时钟信号同步电路被配置成使所述多个内部时钟信号中的第一内部时钟信号与所述数据时钟信号同步；/n命令输入电路，所述命令输入电路被配置成接收存取命令和与所述存取命令相关联的定时命令并且被进一步配置成响应于接收所述存取命令而提供内部存取命令、响应于接收所述定时命令中的第一定时命令而提供内部第一定时命令并且响应于接收所述定时命令中的第二定时命令而提供内部第二定时命令；以及/n命令解码器，所述命令解码器耦接到所述命令输入电路并且被配置成对所述内部存取命令进行解码并提供内部存取控制信号以执行对应的存取操作，并且被进一步配置成对所述内部定时命令进行解码并启用所述数据时钟路径的所述输入缓冲器并控制所述时钟信号同步电路以基于所述定时命令中包含的操作码使所述多个内部时钟信号中的所述第一内部时钟信号与所述数据时钟信号在某时同步。/n
【技术特征摘要】
【国外来华专利技术】20171129 US 62/592,2081.一种设备，其包括：
数据时钟路径，所述数据时钟路径包含输入缓冲器，所述输入缓冲器被配置成当被启用时接收数据时钟信号，并且所述数据时钟路径被配置成基于所述数据时钟信号提供多个内部时钟信号，所述数据时钟路径进一步包含时钟信号同步电路，所述时钟信号同步电路被配置成使所述多个内部时钟信号中的第一内部时钟信号与所述数据时钟信号同步；
命令输入电路，所述命令输入电路被配置成接收存取命令和与所述存取命令相关联的定时命令并且被进一步配置成响应于接收所述存取命令而提供内部存取命令、响应于接收所述定时命令中的第一定时命令而提供内部第一定时命令并且响应于接收所述定时命令中的第二定时命令而提供内部第二定时命令；以及
命令解码器，所述命令解码器耦接到所述命令输入电路并且被配置成对所述内部存取命令进行解码并提供内部存取控制信号以执行对应的存取操作，并且被进一步配置成对所述内部定时命令进行解码并启用所述数据时钟路径的所述输入缓冲器并控制所述时钟信号同步电路以基于所述定时命令中包含的操作码使所述多个内部时钟信号中的所述第一内部时钟信号与所述数据时钟信号在某时同步。
2.根据权利要求1所述的设备，其中所述多个内部时钟信号包括多相时钟信号，并且其中所述数据时钟路径进一步包含时钟分频器电路，所述时钟分频器电路被配置成基于所述数据时钟信号提供所述多相时钟信号。
3.根据权利要求1所述的设备，其中所述命令解码器被进一步配置成基于所述定时命令中包含的所述操作码在某时激活所述输入缓冲器。
4.根据权利要求1所述的设备，其中所述命令输入电路被配置成响应于时钟信号的第一时钟沿而接收定时命令的第一部分并且响应于所述时钟信号的第二时钟沿而接收所述定时命令的第二部分，其中当时钟信号同步选项被启用时，所述时钟信号同步选项包含在所述定时命令的所述第一部分中并且所述操作码包含在所述定时命令的所述第二部分中。
5.根据权利要求4所述的设备，其中包含在所述定时命令的所述第二部分中的所述操作码对应于在所述时钟信号同步电路被控制以开始使所述多个内部时钟信号中的所述第一内部时钟信号与所述数据时钟信号同步之前延迟的所述时钟信号的另外时钟周期数。
6.根据权利要求5所述的设备，其中所述时钟信号的所述另外时钟周期被添加到从接收到所述定时命令开始测量的时间。
7.根据权利要求4所述的设备，其中所述时钟信号同步选项包括用于所述数据时钟信号和所述时钟信号的快速时钟信号同步。
8.一种设备，其包括：
控制器，所述控制器被配置成耦接到命令总线和时钟总线并且被进一步配置成在所述命令总线上向存储器提供定时命令和存取命令，所述定时命令包含在时钟信号的第一时钟沿提供的第一部分和在所述时钟信号的第二时钟沿提供的第二部分，所述第一部分包含时钟信号同步选项字段以用于包含启用或禁用时钟信号同步选项的值，并且所述第二部分包含与所述时钟信号同步选项字段相关联的操作码字段以用于包含与所述时钟信号同步选项的时钟信号同步操作的延迟相对应的操作码值，
其中所述控制器被进一步配置成根据与所述操作码值相对应的所述延迟按照所述定时命令在某时在所述时钟总线上向所述存储器提供数据时钟信号。
9.根据权利要求8所述的设备，其中提供到所述存储器的所述数据时钟信号具有比所述时钟信号更高的频率。
10.根据权利要求8所述的设备，其中所述定时命令包括CAS命令。
11.根据权利要求8所述的设备，其中所述操作码值对应于所述时钟信号的以时钟周期计的延迟。
12.根据权利要求8所述的设备，其中所述存取命令包括读取命令或写入命令。
13.根据权利要求8所述的设备，其中所述时钟信号的所述第一时钟沿包括所述时钟信号的上升时钟沿，并且其中所述时钟信号的所述第二时钟沿包括所述时钟信号的下降时钟沿。
14.根据权利要求8所述的设备，其中当所述时钟信号同步选项字段包含不启用所述时钟信号同步选项的值时，所述定时命令的所述第二部分具有第一操作码定义，并且其中当所述时钟信号同步选项字段包含启用所述时钟信号同步选项的值时，所述定时命令的所述第二部分具有第二操作码定义，所述第二操作码定义包含与时钟信号同步操作选项字段相关联的操作码字段。
15.一种设备，其包括：
存储器，所述存储器被配置成耦接到命令总线和时钟总线并且被进一步配置成在所述命令总线上接收定时命令和存取命令，所述定时命令包含在时钟信号的第一时钟沿提供的第一部分和在所述时钟信号的第二时钟沿提供的第二部分，所述第一部分包含时钟信号同步选项字段以用于包含启用或禁用时钟信号同步选项的值，并且所述第二部分包含与所述时钟信号同步选项字段相关联的操作码字段以用于包含与所述时钟信号同步选项的时钟信号同步操作的延迟相对应的操作码值，
其中所述存储器包含耦接到所述时钟总线的数据时钟输入缓冲器，并且所述存储器被进一步配置成激活所述时钟输入缓冲器以根据与所述操作码值相对应的所述延迟按照所述定时命令在某时在所述时钟总线上接收数据时钟信号。
16.根据权利要求15所述的设备，其中所述时钟信号同步选项包括数据时钟信号与时钟信号快速同步选项。
17.根据权利要求16所述的设备，其中所述定时命令的所述第一部分进一步包含写入命令时钟信号同步选项字段和读取命令时钟信号同步选项字段。
18.根据权利要求15所述的设备，其中所述定时命令的所述第二部分进一步包含与所述时钟信号同步选项字段相关联的第二操作码字段以用于包含与用于去激活所述时钟输入缓冲器的延迟相对应的操作码值。
19.根据权利要求18所述的设备，其中所述第二操作码字段的所述操作码值对应于在去激活所述时钟输入缓冲器之前的存取命令数。
20.根据权利要求15所述的设备，其中当所述时钟信号同步选项字段包含启用所述时钟信号同步选项的值时，所述定时命令的所述第二部分包含与所述时钟信号同步选项字段相关联的所述操作码字段以用于包含与所述时钟信号同步选项的时钟信号同步操作的延迟相对应的操作码值，并且其中当所述时钟信号同步选项字段包含不启用所述时钟信号同步选项的值时，所述第二部分不包含与所述时钟信号同步选项字段相关联的所述操作码字段。
21.一种方法，其包括：
向存储器提供定时命令，所述定时命令被配置成启用时钟信号同步选项并且当所述时钟信号同步选项被启用时根据所述定时命令设置所述存储器何时执行时钟信号同步操作的延迟；
向所述存储器提供存取命令，其中所述存取命令与所述定时命令相关联；以及
向所述存储器提供数据时钟信号，以基于通过所述定时命令设置的所述延迟在某时通过所述存储器进行同步。
22.根据权利要求21所述的方法，其进一步包括提供与所述定时命令相关联的第二存取命令，其中所述第二存取命令被引导到第二存储器。
23.根据权利要求22所述的方法，其进一步包括提供与所述定时命令相关联的第三存取命令，其中所述第三存取命令被引导到所述存储器。
24.根据权利要求21所述的方法，其中向所述存储器提供所述数据时钟信号包括第一次提供具有静态电平的所述数据时钟信号以及此后提供具有变化的时钟电平的所述数据时钟信号。
25.根据权利要求21所述的方法，其进一步包括提供用于对所述定时命令和所述存取命令的接收进行定时的时钟信号。
26.根据权利要求21所述的方法，其中所述定时命令包括：
第一部分，所述第一部分包含启用所述时钟信号同步选项的值的时钟信号同步选项字段；以及
第二部分，所述第二部分包含设置所述存储器何时执行时钟信号同步操作的所述延迟的值的操作码字段。
27.一种方法，其包括：
接收定时命令，所述定时命令被配置成启用时钟信号同步选项并且当所述时钟信号同步选项被启用时根据所述定时命令设置何时执行时钟信号同步操作的延迟；
接收与所述定时命令相关联的存取命令；以及
使数据时钟信号和内部时钟信号同步，所述内部时钟信号是基于通过所述定时命令设置的所述延迟在某时由所述数据时钟信号产生的。
28.根据权利要求27所述的方法，其中所述定时命令被进一步配置成设置用于维持输入缓冲器处于激活的时间。
29.根据权利要求28所述的方法，其进一步包括：
激活输入缓冲器，所述输入缓冲器被配置成：接收所述数据时钟信号；
接收所述输入缓冲器处的所述数据时钟信号；
在完成所述存取命令的存取操作之后维持所述输入缓冲器处于激活。
30.根据权利要求27所述的方法，其中所述存取命令包括写入命令，并且所述方法进一步包括根据所述存取命令在由写入等待时间限定的时间接收与所述写入命令相关联的数据。
31.根据权利要求27所述的方法，其中所述存取命令包括读取命令，并且所述方法进一步包括根据所述存取命令在由读取等待时间限定的时间提供与所述读取命令相关联的数据。
32.根据权利要求31所述的方法，其进一步包括将时钟信号与所述数据一起提供，其中所述时钟信号基于所述数据时钟信号。
33.根据权利要求27所述的方法，其中同步所述数据时钟信号包括确定所述数据时钟信号与所述内部时钟信号之间的相位关系。
34.根据权利要求27所述的方法，其中所述时钟信号同步操作包括与所述数据时钟信号的快速时钟信...
【专利技术属性】
技术研发人员：KY·金，D·甘斯，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。