一种可配置的交换芯片端口制造技术

本发明专利技术公开了一种可配置的交换芯片端口，包括处理器、多媒体控制MAC器件、共用数据总线、第一共用编码层PCS器件和共用串并与数模转换层PHY器件；处理器用于根据第一端口配置信息，控制共用数据总线断开挂接的各1G MAC器件的连接，控制第一共用PCS器件和共用PHY器件适配10G MAC器件；根据第二端口配置信息，控制共用数据总线断开挂接的各10G MAC器件的连接，控制第一共用PCS器件和共用PHY器件适配1G MAC器件。本发明专利技术实施例的技术方案提供了解决了现有交换芯片端口配置方式较单一的问题；将交换芯片端口多种不同的工作模式集成于同一交换芯片上，为交换芯片的生产厂商节省了开发成本。

【技术实现步骤摘要】
一种可配置的交换芯片端口
本专利技术实施例涉及数字通信领域，尤其涉及一种可配置的交换芯片端口。
技术介绍
交换芯片在完成信息交换的过程中常用两种预设带宽的端口，分别为1G端口和10G端口。现有的交换芯片对这两种端口的配置方式比较单一，例如，一个128G的交换芯片，此芯片的端口分配方式是固定的，常见的分配方式分为两种，第一种将交换芯片端口分为48个1G端口和8个10G端口；第二种将交换芯片端口分为28个1G端口和12个10G端口。但是，现有的交换芯片很难同时满足不同场景下用户的需求，比如在大带宽端口应用较多的场景下，用户对10G端口的需求很大，交换芯片中仅有的8个10G端口可能不够使用，而48个1G端口就显得冗余，如果改为28个1G端口和12个10G端口来满足以上场景的话，又无法满足不要求大带宽，但是要求1G端口多的情况。为了满足不同的用户需求，生产厂商就需要供应两块交换芯片，耗时费力。
技术实现思路
本专利技术实施例提供了一种可配置的交换芯片端口，解决了现有交换芯片端口配置方式较单一的问题，为交换芯片的生产厂商节省了开发成本。本专利技术实施例提供了一种可配置的交换芯片端口，包括：处理器、多媒体控制MAC器件以及分别与处理器相连的共用数据总线、第一共用编码层PCS器件和共用串并与数模转换层PHY器件；MAC器件包括1GMAC器件和10GMAC器件；所述共用数据总线上分别挂接第一数量的1GMAC器件和第二数量的10GMAC器件，所述共用数据总线上每第三数量的1GMAC器件和每第四数量的10GMAC器件共同连接相同的第一共用PCS器件；每个所述共用PHY器件连接第五数量的所述第一共用PCS器件；所述处理器，用于根据第一端口配置信息，控制所述共用数据总线断开挂接的各所述1GMAC器件的连接，并控制所述第一共用PCS器件和所述共用PHY器件适配10GMAC器件；以及，根据第二端口配置信息，控制所述共用数据总线断开挂接的各所述10GMAC器件的连接，并控制所述第一共用PCS器件和所述共用PHY器件适配1GMAC器件。可选的，本专利技术实施例中的交换芯片端口，还包括：混用数据总线、第二共用PCS器件以及第一专用PCS器件；所述混用数据总线上挂接所述第一数量的1GMAC器件，其中，所述混用总线上第三数量的1GMAC器件和所述共用数据总线挂接的第四数量的10GMAC器件共同连接相同的第二共用PCS器件，所述混用总线上剩余数量的1GMAC器件中，每第三数量的所述1GMAC器件，共同连接相同的第一专用PCS器件；所述处理器，还用于，根据所述第一端口配置信息，控制所述混用数据总线断开挂接的与第二共用PCS器件相连的各所述1GMAC器件的连接，并控制所述第二共用PCS器件适配10GMAC器件；以及，根据第二端口配置信息，控制所述混用数据总线断开挂接的与第二共用PCS器件相连的10GMAC器件的连接，并控制所述第二共用PCS器件适配1GMAC器件。可选的，本专利技术实施例中的第一共用PCS器件以及所述第二共用PCS器件共同与所述共用PHY器件相连。可选的，本专利技术实施例中的所述第一共用PCS器件或者所述第二共用PCS器件包括：10G处理模块以及1G处理模块，所述10G处理模块以及1G处理模块中的时钟信号由所述处理器供给；所述共用PHY器件的时钟频率可调；可选的，所述处理器具体用于，根据第一端口配置信息，断开所述第一共用PCS器件和所述第二共用PCS器件中1G处理模块的时钟供给，并调整所述共用PHY器件的时钟频率与10GMAC器件相匹配；以及，根据第二端口配置信息，断开所述第一共用PCS器件和所述第二共用PCS器件中10G处理模块的时钟供给，并调整所述共用PHY器件的时钟频率与1GMAC器件相匹配。可选的，本专利技术实施例中的交换芯片端口，还包括：第一寄存器，所述第一寄存器用于存储所述第一端口配置信息和所述第二端口配置信息；可选的，本专利技术实施例中的交换芯片端口，具体用于根据第一端口配置指令，从所述第一寄存器中获取所述第一端口配置信息，或者，根据第二端口配置指令，从所述第一寄存器中获取所述第二端口配置信息。可选的，本专利技术实施例中的交换芯片端口，还包括：至少一条专用数据总线，和第一专用PHY器件；可选的，每条专用数据总线上分别挂接所述第一数量的1GMAC器件或者所述第二数量的10GMAC器件，每条专用数据总线上每第三数量的1GMAC器件或者每第四数量的10GMAC器件共同连接相同的第一专用PCS器件；每个所述第一专用PHY器件连接第五数量的所述第一专用PCS器件。可选的，所述第一共用PCS器件、第二共用PCS器件以及第一专用PCS器件支持电口模式。可选的，本专利技术实施例中的交换芯片端口，还包括：分别与所述处理器相连的第二专用PCS器件和第二专用PHY器件；所述第二专用PCS器件支持光口模式；可选的，本专利技术实施例中的至少一条目标专用数据总线上挂接的各1GMAC器件分别与各所述第二专用PCS器件相连，每个所述第二专用PHY器件连接第五数量的所述第二专用PCS器件；可选的，本专利技术实施例中的处理器还用于，根据通信方式配置信息，控制所述至少一条目标专用数据总线上挂接的各1GMAC器件选择连接第一专用PCS器件及第一专用PHY器件，以支持电口模式；或者，控制所述至少一条目标专用数据总线上挂接的各1GMAC器件选择连接第二专用PCS器件及第二专用PHY器件，以支持光口模式。可选的，本专利技术实施例中的所述第一共用PCS器件、第二共用PCS器件以及第一专用PCS器件还支持光口模式；可选的，本专利技术实施例中的处理器还用于，根据所述通信方式配置信息，调整所述第一共用PCS器件、第二共用PCS器件以及第一专用PCS器件为光口模式。可选的，本专利技术实施例中的交换芯片端口，还包括：第二寄存器，所述第二寄存器用于存储所述通信方式配置信息；可选的，所述交换芯片端口还用于，根据通信方式配置指令，从所述第二寄存器中获取所述通信方式配置信息。本专利技术实施例利用混用数据总线、共用数据总线和专用数据总线设置了交换芯片两种工作模式下的转发端口，通过控制各数据总线上挂载器件的连接和各器件的工作模式，实现了交换芯片转发端口工作模式的切换。本专利技术实施例提供了一种适用于不同带宽端口需求下的交换芯片端口，解决了现有交换芯片端口配置方式较单一的问题，提升了用户的体验感；将交换芯片端口多种不同的工作模式集成于同一交换芯片上，为交换芯片的生产厂商节省了开发成本。附图说明图1a是本专利技术实施例一中的一种可配置的交换芯片端口的结构示意图；图1b是本专利技术实施例一中的处理器的连接方式示意图；图2a是本专利技术实施例一中的一种可配置的交换芯片端口的结构示意图；图2b是本专利技术实施例一中的处理器的连接方式示意图；图3a是本专利技术实施例一中的一种可配置的交换芯片端口的结构示意图；图3b是本专利技术实施例一中的处理器的连接方式示意图；本文档来自技高网...

【技术保护点】
1.一种可配置的交换芯片端口，其特征在于，包括：处理器、多媒体控制MAC器件以及分别与处理器相连的共用数据总线、第一共用编码层PCS器件和共用串并与数模转换层PHY器件；MAC器件包括1G MAC器件和10G MAC器件；/n所述共用数据总线上分别挂接第一数量的1G MAC器件和第二数量的10G MAC器件，所述共用数据总线上每第三数量的1G MAC器件和每第四数量的10G MAC器件共同连接相同的第一共用PCS器件；每个所述共用PHY器件连接第五数量的所述第一共用PCS器件；/n所述处理器，用于根据第一端口配置信息，控制所述共用数据总线断开挂接的各所述1G MAC器件的连接，并控制所述第一共用PCS器件和所述共用PHY器件适配10G MAC器件；以及，根据第二端口配置信息，控制所述共用数据总线断开挂接的各所述10G MAC器件的连接，并控制所述第一共用PCS器件和所述共用PHY器件适配1G MAC器件。/n

【技术特征摘要】
1.一种可配置的交换芯片端口，其特征在于，包括：处理器、多媒体控制MAC器件以及分别与处理器相连的共用数据总线、第一共用编码层PCS器件和共用串并与数模转换层PHY器件；MAC器件包括1GMAC器件和10GMAC器件；
所述共用数据总线上分别挂接第一数量的1GMAC器件和第二数量的10GMAC器件，所述共用数据总线上每第三数量的1GMAC器件和每第四数量的10GMAC器件共同连接相同的第一共用PCS器件；每个所述共用PHY器件连接第五数量的所述第一共用PCS器件；
所述处理器，用于根据第一端口配置信息，控制所述共用数据总线断开挂接的各所述1GMAC器件的连接，并控制所述第一共用PCS器件和所述共用PHY器件适配10GMAC器件；以及，根据第二端口配置信息，控制所述共用数据总线断开挂接的各所述10GMAC器件的连接，并控制所述第一共用PCS器件和所述共用PHY器件适配1GMAC器件。


2.根据权利要求1所述的交换芯片端口，其特征在于，还包括：混用数据总线、第二共用PCS器件以及第一专用PCS器件；
所述混用数据总线上挂接所述第一数量的1GMAC器件，其中，所述混用总线上第三数量的1GMAC器件和所述共用数据总线挂接的第四数量的10GMAC器件共同连接相同的第二共用PCS器件，所述混用总线上剩余数量的1GMAC器件中，每第三数量的所述1GMAC器件，共同连接相同的第一专用PCS器件；
所述处理器，还用于，根据所述第一端口配置信息，控制所述混用数据总线断开挂接的与第二共用PCS器件相连的各所述1GMAC器件的连接，并控制所述第二共用PCS器件适配10GMAC器件；以及，根据第二端口配置信息，控制所述混用数据总线断开挂接的与第二共用PCS器件相连的10GMAC器件的连接，并控制所述第二共用PCS器件适配1GMAC器件。


3.根据权利要求2所述的交换芯片端口，其特征在于，所述第一共用PCS器件以及所述第二共用PCS器件共同与所述共用PHY器件相连。


4.根据权利要求3所述的交换芯片端口，其特征在于，所述第一共用PCS器件或者所述第二共用PCS器件包括：10G处理模块以及1G处理模块，所述10G处理模块以及1G处理模块中的时钟信号由所述处理器供给；所述共用PHY器件的时钟频率可调；
所述处理器具体用于，根据第一端口配置信息，断开所述第一共用PCS器件和所述第二共用PCS器件中1G处理模块的时钟供给，并调整所述共用PHY器件的时钟频率与10GMAC器件相匹配；以及，
根...

【专利技术属性】
技术研发人员：刘多一，
申请(专利权)人：北京物芯科技有限责任公司，
类型：发明
国别省市：北京;11