电路拓扑识别电路及识别方法技术

本发明专利技术公开了一种拓扑识别电路及方法，针对适用于多种电路拓扑的控制器或者芯片，并且不同电路拓扑对逻辑控制信号的时序要求不同的情况下，可以通过外接预定参数的特定元件实现拓扑识别，使得控制器或者芯片选择输出与电路拓扑相适应的具有正确时序的逻辑控制信号，避免因逻辑控制信号的时序不对产生的问题，提高开关电源的可靠性。

【技术实现步骤摘要】
电路拓扑识别电路及识别方法
本专利技术涉及一种电力电子技术，更具体地说，涉及一种电路拓扑识别电路及识别方法。
技术介绍
现有的DC-DC控制器中，有一种控制器具有两路驱动信号GATE1和GATE2，既可以用在同步整流反激电路中，也可以用在有源钳位正激电路中。当用在同步整流反激电路中时，GATE1用来驱动原边开关管，GATE2用来驱动副边同步整流开关管。当用在有源钳位正激电路中时，GATE1用来驱动原边主开关管，GATE2用来驱动原边钳位开关管，如果钳位开关管是NMOS，那么两路驱动信号GATE2与GATE1相位相同，如果钳位开关管是PMOS，那么两路驱动信号GATE2与GATE1相位相反。现有上述DC-DC控制器，对于芯片实际应用的拓扑是正激还是反激未做识别，对两路驱动信号GATE1和GATE2的时序规定只有一种情况：GATE为低，GATE2为高(钳位管是P管)或者，GATE1为低，GATE2也为低(钳位管是N管)。但是实际应用是正激还是反激，对两路驱动的时序要求是不同的，假设正激的钳位管为P管，两路驱动同相位，那么要求电路停止工作时，GATE1为低而GATE2保持为高，确保钳位开关管可靠关断，电路中不会发生震荡、避免主开关管的电压应力不可控，输出电压下降单调。而同一个芯片，如果用在同步整流反激电路中，则要求电路停止工作时，GATE1为低，GATE2也保持为低，确保驱动变压器不会饱和。显然，同一个芯片用在不同的拓扑中，对两路驱动的时序要求也不同，现有方案无法解决这个问题。
技术实现思路
<br>有鉴于此，本专利技术提供了一种电路拓扑识别电路及识别方法，以解决现有技术中由于未对电路拓扑进行识别而导致地可靠性不高的问题。第一方面，提供一种电路拓扑识别电路，用于开关电源中，包括：检测电路，用以在特定元件上，生成检测信号；选择电路，用以根据所述检测信号所处的阈值范围，生成模式选择信号；逻辑控制电路，用以根据所述模式选择信号，生成相应的逻辑控制信号。优选地，所述特定元件的参数，被设置为与需要被识别的电路拓扑相对应。优选地，所述检测信号所处的阈值范围，与所述需要被识别的电路拓扑相对应，其中，所述阈值范围的个数与被识别的电路拓扑的个数相关，且大于等于2。优选地，所述特定元件通过复用其他功能的引脚连接至所述检测电路，或者，通过专用的识别引脚连接至所述检测电路。优选地，所述特定元件被配置为与所述开关电源中的主开关管的栅极连接的电阻，其通过复用驱动引脚与所述检测电路连接。优选地，所述检测电路在预定的时段被使能。优选地，通过所述逻辑控制电路控制所述检测电路在系统发出第一个PWM脉冲之前被使能预定时间。优选地，每种所述逻辑控制信号均至少具有两路输出信号，且在系统下电或者停止工作时，不同的所述逻辑控制信号具有不同时序的所述两路输出信号。优选地，所述逻辑控制信号的两路输出信号可分别用于驱动同步整流反激拓扑中原边的主开关管以及副边的同步整流管，或者，分别用于驱动有源钳位正激拓扑中原边的主开关管以及钳位开关管。优选地，所述检测电路通过流出一固定的电流在所述特定元件上形成所述检测信号。第二方面，提供一种电路拓扑识别方法，用于开关电源中，包括：在外接的特定元件上，生成检测信号；根据所述检测信号所处的阈值范围，生成模式选择信号；根据所述模式选择信号，生成相应的逻辑控制信号。优选地，所述特定元件的参数，被设置为与需要被识别的电路拓扑相对应。优选地，所述检测信号所处的阈值范围，与所述需要被识别的电路拓扑相对应，其中，所述阈值范围的个数与被识别的电路拓扑的个数相关，且大于等于2。本专利技术的拓扑识别电路及方法，针对适用于多种电路拓扑的控制器或者芯片，并且不同电路拓扑对逻辑控制信号的时序要求不同的情况下，可以通过外接预定参数的特定元件实现拓扑识别使得控制器或者芯片选择输出与电路拓扑相适应的具有正确时序的逻辑控制信号，避免因逻辑控制信号的时序不对产生的问题，提高开关电源的可靠性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1是依据本专利技术的第一实施例的电路拓扑识别电路；图2是依据本专利技术的第二实施例的电路拓扑识别电路；图3是依据本专利技术的电路拓扑识别电路的第一类型的逻辑控制信号的波形；图4是依据本专利技术的电路拓扑识别电路的第二类型的逻辑控制信号的波形；图5是依据本专利技术的第三实施例的电路拓扑识别电路。具体实施方式以下基于实施例对本专利技术进行描述，但是本专利技术并不仅仅限于这些实施例。在下文对本专利技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本专利技术。为了避免混淆本专利技术的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。在本专利技术的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。图1是依据本专利技术的第一实施例的电路拓扑识别电路。如图1所示，电路拓扑识别电路10，用于开关电源中，其包括检测电路11、选择电路12以及逻辑控制电路13。电路拓扑识别电路10针对适用于多种电路拓扑的控制器或者芯片，并且不同电路拓扑对逻辑控制信号的时序要求不同的情况下，可以通过拓扑识别使得控制器或者芯片选择输出与电路拓扑相适应的具有正确时序的逻辑控制信号，避免因逻辑控制信号的时序不对产生的问题，提高开关电源的可靠性或其他性能。具体地，检测电路11，用以在特定元件Rdet上，优选地，在所述控制器或者芯片外接的特定元件Rdet上，生成检测信号Vdet。进一步地，所述控制器或者芯片对特定元件Rdet的参数提前进行约定，优选地，特定元件Rdet的参数被设置为与需要被识别的电路拓扑相对应，也即，一般情况下，一个电路拓扑，仅对应一个特定元件Rdet的取本文档来自技高网...

【技术保护点】
1.一种电路拓扑识别电路，用于开关电源中，其特征在于，包括：/n检测电路，用以在特定元件上，生成检测信号；/n选择电路，用以根据所述检测信号所处的阈值范围，生成模式选择信号；/n逻辑控制电路，用以根据所述模式选择信号，生成相应的逻辑控制信号。/n

【技术特征摘要】
1.一种电路拓扑识别电路，用于开关电源中，其特征在于，包括：
检测电路，用以在特定元件上，生成检测信号；
选择电路，用以根据所述检测信号所处的阈值范围，生成模式选择信号；
逻辑控制电路，用以根据所述模式选择信号，生成相应的逻辑控制信号。


2.根据权利要求1所述的电路拓扑识别电路，其特征在于，所述特定元件的参数，被设置为与需要被识别的电路拓扑相对应。


3.根据权利要求2所述的电路拓扑识别电路，其特征在于，所述检测信号所处的阈值范围，与所述需要被识别的电路拓扑相对应，其中，所述阈值范围的个数与被识别的电路拓扑的个数相关，且大于等于2。


4.根据权利要求1所述的电路拓扑识别电路，其特征在于，所述特定元件通过复用其他功能的引脚连接至所述检测电路，或者，通过专用的识别引脚连接至所述检测电路。


5.根据权利要求4所述的电路拓扑识别电路，其特征在于，所述特定元件被配置为与所述开关电源中的主开关管的栅极连接的电阻，其通过复用驱动引脚与所述检测电路连接。


6.根据权利要求1所述的电路拓扑识别电路，其特征在于，所述检测电路在预定的时段被使能。


7.根据权利要求6所述的电路拓扑识别电路，其特征在于，通过所述逻辑控制电路控制所述检测电路在系统发出第一个PWM脉冲...

【专利技术属性】
技术研发人员：张丹，
申请(专利权)人：西安矽力杰半导体技术有限公司，
类型：发明
国别省市：陕西;61