电子装置及其控制方法制造方法及图纸

本发明专利技术提供了电子装置及其控制方法。电子装置包括：半导体集成电路、经由外围组件互连(PCI)总线连接到半导体集成电路的另一半导体集成电路、以及连接到所述另一半导体集成电路的设备(硬盘驱动器(HDD)和动态随机存取存储器(DRAM))。所述半导体集成电路向所述另一半导体集成电路发送预定指令，所述另一半导体集成电路将PCI总线转移到非可通信状态或低速可通信状态。此后，所述另一半导体集成电路将所述设备(HDD和DRAM)转移到省电状态。

【技术实现步骤摘要】
电子装置及其控制方法
本专利技术涉及一种电子装置，其包括被构造为转移到省电状态的设备，并且连接到外围组件互连(PCI)设备。
技术介绍
近年来，人们对节省诸如个人计算机(PC)和多功能打印机(MFP)等电子装置的电力越来越感兴趣，并且法律对其进行了限制。例如，提供了一个称为“Lot26”的规范，该规范定义了网络待机时的功耗上限。提供运行时间D3(以下，称为“RTD3”)作为在网络待机时实现功耗减少的技术。RTD3是在外围组件互连(PCI)设备经由PCI快速(以下，称为“PCIe”)总线连接到中央处理单元(CPU)的构造中即使CPU处于激活状态仍使PCI设备进入省电状态的技术。PCI设备的电力状态被定义为D0状态或D3状态。D0状态对应于激活状态，D3状态对应于比激活状态下消耗更少电力的省电状态。此外，电子装置的系统的电力状态被定义为S状态。S0状态对应于激活状态，S3状态对应于挂起状态，S5状态对应于断电状态。在RTD3中，当系统处于S0或S3状态时，PCI设备的D状态可以改变为D0或D3状态(见日本特开2017-177573号公报)。日本特开2017-177573号公报讨论了将PCI设备转移到省电状态的方法；然而，未讨论连接到PCI设备的设备的省电方法。由于近年来在诸如PC的电子装置中，诸如动态随机存取存储器(DRAM)和硬盘驱动器(HDD)的设备倾向于连接到PCI设备，因此有必要将这些设备(以下，称为“目标设备”)转移到省电状态，从而使整个电子装置进入省电状态。
技术实现思路
为了将连接到PCI设备的目标设备转移到省电状态，CPU首先向PCI设备发送将目标设备转移到省电状态的指令。在接收到指令之后，PCI设备将目标设备转移到省电状态。然而，在目标设备正被转移或已被转移到省电状态时CPU经由PCI设备访问目标设备的情况下，目标设备不可访问，或者访问速度慢。这可能会导致发生超时错误。由于不可能管理从由CPU执行的各种应用对连接到PCI设备的设备的访问的限制，因此当CPU访问目标设备时发生错误。本专利技术旨在一种在不发生访问错误的情况下将连接到PCI设备的设备转移到省电状态的技术。根据本专利技术的一个方面，本专利技术的电子装置包括：第一设备；第二设备，其经由外围组件互连(PCI)总线连接到第一设备；以及第三设备，其连接到第二设备。第一设备向第二设备发送预定指令，在将PCI总线转移到非可通信状态或低速可通信状态之后，第二设备将第三设备转移到省电状态。从以下参照附图对实施例的描述，本专利技术的其他特征将变得明显。附图说明图1是示出包括根据本专利技术的实施例的图像形成装置的系统的构造的框图。图2是根据本专利技术的实施例的图像形成装置的主控制器的构造图。图3是示出根据本专利技术的实施例的图像形成装置的电力状态的图。图4是示出根据本专利技术的实施例的图像形成装置的操作模式及其组件的电力状态的表。图5A至图5F是示出根据本专利技术的实施例的操作模式的转移序列的流程图。图6是示出根据本专利技术的实施例的复印模式中的省电状态的主控制器的构造图。图7是示出根据本专利技术的实施例的打印模式中的省电状态的主控制器的构造图。图8是示出根据本专利技术的实施例的睡眠模式中的省电状态的主控制器的构造图。图9是示出根据本专利技术的实施例的外围组件互连快速(PCIe)功能和设备的状态的状态图。图10是示出根据本专利技术的实施例的结合PCIe功能将电力状态转移到省电状态的处理的流程图。图11是示出根据本专利技术的实施例的结合PCIe功能从省电状态返回的处理的流程图。具体实施方式将参照附图描述体现本专利技术的实施例。<图像形成装置>将描述第一实施例。图1是示出包括图像形成装置100的系统的构造的框图。图像形成装置100是执行图像输入/输出和各种类型的图像处理的多功能打印机(MFP)。图像形成装置100包括主控制器101、用作用户接口的操作单元102、用作图像输入设备的扫描器103和用作图像输出设备的打印机104。操作单元102、扫描器103和打印机104中的各个以可通信的方式连接到主控制器101，并且根据来自主控制器101的指令操作。此外，主控制器101连接到局域网(LAN)106，以便可以经由网络通信。个人计算机(PC)105可以经由LAN106与图像形成装置100通信。用户使用在PC105上操作的应用(打印机驱动程序)输入打印指令，使得打印作业从PC105发送到图像形成装置100。操作单元102包括显示单元和用于检测在显示单元上进行的触摸操作的触摸面板。操作单元102还包括用于提供复印执行指令的硬键、数字键和用于将图像形成装置100转移到睡眠模式或从睡眠模式返回的硬键。图2是示出主控制器101的细节的框图。主控制器101包括主要执行图像处理的半导体集成电路200A和主要执行一般信息处理并控制装置的状态的半导体集成电路200B。半导体集成电路200A和200B可以经由外围组件互连快速(PCIe)总线200C彼此通信。半导体集成电路200A以可通信的方式连接到扫描器103和打印机104。半导体集成电路200A还以可通信的方式连接到操作单元102。半导体集成电路200B经由LAN控制器407连接到LAN106。接下来，将详细描述半导体集成电路200A。半导体集成电路200A包括作为主控制单元的主中央处理单元(CPU)201A。主CPU(主处理器)201A经由系统总线207A连接到子CPU224A和静态随机存取存储器(SRAM)214。主CPU201A还经由系统总线207A连接到PCIe接口(I/F)209A、只读存储器(ROM)I/F202A、动态RAM(DRAM)I/F203A、硬盘驱动器(HDD)I/F205、操作单元I/F206和图像总线I/F211。ROM405A是只读存储器，其存储用于激活半导体集成电路200A的引导程序、预定执行程序以及用于半导体集成电路200A中所包括的各个模块的初始化处理的设置。ROM405A经由ROMI/F202A连接到半导体集成电路200A。子CPU224A是辅助主CPU201A的子处理器，并执行半导体集成电路200A中所包括的部分模块的控制和半导体集成电路200A的电力控制。SRAM214是内置于半导体集成电路200A中的小规模存储区域。SRAM214用作从ROM405A读取的引导程序的加载目的地。SRAM214还用作操作子CPU224A的程序的工作存储器。DRAM401A是随时可读写的存储区域，其提供用作主CPU201A的工作存储器的工作区域。此外，DRAM401A用于存储图像形成装置100的临时设置值和关于要执行的作业的信息。DRAMI/F203A是将DRAM401A与系统总线207A彼此连接的接口。DRAMI/F203A包括用于控制DRAM401A的存储器控制器，并从/向DRAM401A读取和写入数据。HDD402是用作用于存储系统的操作系统(OS)的区域的非易失性存储区域。HDD402还用作本文档来自技高网...

【技术保护点】
1.一种电子装置，包括：/n第一设备；/n第二设备，其通过PCI总线连接到所述第一设备；以及/n第三设备，其连接到所述第二设备并被构造为转移到省电状态，/n其中，所述第一设备使PCI总线进入非可通信状态或低速可通信状态，以及/n其中，在PCI总线转移到非可通信状态或低速可通信状态之后，所述第二设备将所述第三设备转移到省电状态。/n

【技术特征摘要】
20190206 JP 2019-0201481.一种电子装置，包括：
第一设备；
第二设备，其通过PCI总线连接到所述第一设备；以及
第三设备，其连接到所述第二设备并被构造为转移到省电状态，
其中，所述第一设备使PCI总线进入非可通信状态或低速可通信状态，以及
其中，在PCI总线转移到非可通信状态或低速可通信状态之后，所述第二设备将所述第三设备转移到省电状态。


2.根据权利要求1所述的电子装置，
其中，所述第二设备包括与PCI总线连接的PCI接口和改变所述第三设备的电力状态的子处理器，以及
其中，PCI接口将预定信号输出到子处理器，使得子处理器根据预定信号将所述第三设备的电力状态改变为省电状态。


3.根据权利要求2所述的电子装置，其中，子处理器通过停止给所述第三设备的时钟或停止对所述第三设备的供电，将所述第三设备的电力状态改变为省电状态。


4.根据权利要求2所述的电子装置，
其中，所述第二设备还包括主处理器，以及
其中，子处理器根据预定信号使主处理器进入省电状态。


5.根据权利要求4所述的电子装置，其中，主处理器的省电状态是等待中断状态。


6.根据权利要求1所述的电子装置，
其中，所述第三设备是HDD，以及
其中，在PCI总线转移到非可通信状态或低速可通信状态之后，所述第二设备将HDD转移到休眠状态。


7.根据权利要求1所述的电子装置，
其中，所述第三设备是SSD，以及
其中，在PCI...

【专利技术属性】
技术研发人员：吉原稔雄，新妻央章，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：日本;JP