ESD结构制造技术

本发明专利技术公开了一种ESD结构，该ESD结构基于SCR器件的优化，整体位于有由N型深阱和位于外延层中的N型埋层所构成的隔离结构中，将所述ESD结构与衬底进行隔离，SCR器件的N阱被N型深阱包围能调高击穿电压，在N型深阱的两侧再各自形成静电端P阱和接地端P阱。本结构的接地端P阱与静电端P阱的结构对称，静电端可以应用于正电压也可以应用于负电压，同时，可以通过设计不同的静电端P阱与N型深阱的间距来调节从接地端到静电端的击穿电压，通过设计不同的接地端P阱与N型深阱的间距来调节从静电端端到接地端端的击穿电压。

【技术实现步骤摘要】
ESD结构
本专利技术涉及半导体器件设计与制造领域，特别是指一种基于SCR的ESD结构。
技术介绍
静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在多个领域造成严重危害。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。随着半导体集成电路的制造工艺的特征尺寸越来越小，芯片单元的尺寸也越来越小，芯片的抗静电能力越来越变得重要。静电往往会导致半导体组件以及计算机系统等形成一种永久性毁坏，因而影响集成电路的电路功能，而使电子产品工作不正常，所以必须设计一些保护措施或者功能来保护芯片不受静电放电现象的破坏。SCR是SiliconControlledRectifier的缩写，是可控硅整流器的简称，即普通晶闸管。可控硅有单向、双向、可关断和光控几种类型。它具有体积小、重量轻、效率高、寿命长、控制方便等优点，被广泛用于可控整流、调压、逆变以及无触点开关等各种自动控制和大功率的电能转换的场合。单向可控硅是一种可控整流电子元件，能在外部控制信号作用下由关断变为导通，但一旦导通，外部信号就无法使其关断，只能靠去除负载或降低其两端电压使其关断。单向可控硅是由三个PN结PNPN组成的四层三端半导体器件，与具有一个PN结的二极管相比，单向可控硅正向导通受控制极电流控制；与具有两个PN结的三极管相比，差别在于可控硅对控制极电流没有放大作用。双向可控硅具有两个方向轮流导通、关断的特性。双向可控硅实质上是两个反并联的单向可控硅，是由NPNPN五层半导体形成四个PN结构成、有三个电极的半导体器件。由于主电极的构造是对称的（都从N层引出），所以它的电极不像单向可控硅那样分别叫阳极和阴极，而是把与控制极相近的叫做第一电极A1，另一个叫做第二电极A2。双向可控硅的主要缺点是承受电压上升率的能力较低。这是因为双向可控硅在一个方向导通结束时，硅片在各层中的载流子还没有回到截止状态的位置，必须采取相应的保护措施。双向可控硅元件主要用于交流控制电路，如温度控制、灯光控制、防爆交流开关以及直流电机调速和换向等电路。SCR常用作ESD保护器件，特别是高压的ESD保护应用，SCR有面积小、ESD能力高的优势。如图1所示，是常见的SCR器件的剖面示意图，图中接电端位于P阱中，静电端位于N阱中，图2是图1的等效电路图。不过传统的SCR结构，静电端是不能应用负电压，由等效电路可以看出，当静电端为负电压时，三极管截止不能导通，无法形成电流路径，这就限制了传统SCR在有负压设计的电路中用作ESD保护器件。
技术实现思路
本专利技术所要解决的技术问题在于提供一种基于SCR的ESD结构，其静电端能用于正电压及负电压，且能实现不同方向的击穿电压的可调节。为解决上述问题，本专利技术所述的ESD结构，所述ESD结构基于SCR优化，所述ESD结构，在P型半导体衬底上的P型外延中具有N阱，所述N阱位于第一N型深阱中，在第一N型深阱的外围具有第一P阱及第二P阱，在俯视平面上，所述的第一N型深阱位于中心区域，所述第一P阱位于静电端的一侧，所述第二P阱位于接地端的一侧，所述第一P阱与第二P阱相对于第一N型深阱基本对称。以第一N型深阱为中心的相对两侧，所述静电端一侧的第一P阱与第一N型深阱之间具有第一间距；所述接地端一侧的所述第二P阱与第一N型深阱之间具有第二间距。所述第一N型深阱以及所述第一P阱、第二P阱以及第一N型深阱的底部的外延中还具有N型埋层，所述第一P阱、第二P阱的外侧还具有封闭呈环形的第二N型深阱，所述第二N型深阱与N型埋层连接，使上述结构与半导体衬底相隔离。所述的N阱中的中心处具有第一重掺杂N型区，在第一重掺杂N型区外围具有第一重掺杂P型区，所述位于N阱中的第一重掺杂N型区与第一重掺杂P型区之间间隔一段距离；在所述的第一P阱中，具有第二重掺杂N型区以及第二重掺杂P型区，所述第二重掺杂N型区与第二重掺杂P型区之间间隔一段距离。在所述的第二P阱中，具有第三重掺杂N型区以及第三重掺杂P型区，所述第三重掺杂N型区与第三重掺杂P型区之间间隔一段距离。所述N阱中的第一重掺杂N型区与第一重掺杂P型区进行短接并浮空；所述静电端的第一P阱中的第二重掺杂N型区与第二重掺杂P型区进行短接引出形成静电端电极；所述接地端的第二P阱中的第三重掺杂N型区与第三重掺杂P型区进行短接引出形成接地端电极。进一步地改进是，所述的静电端与接地端的结构基本对称，整体结构由第二N型深阱与N型埋层构成的隔离结构与半导体衬底形成隔离，静电端既支持正电压输入也支持负电压输入。进一步地改进是，所述第一间距用于调节从接地端到静电端的击穿电压，所述第二间距用于调节从静电端到接地端的击穿电压。进一步地改进是，所述的静电端的第一间距，以及接地端的第二间距，均能根据需要各自调整到不同的大小，以支持不同的击穿电压。进一步地改进是，当静电电流从静电端进入后，通过两条电流路径到接地端：一条是从静电端第一P阱到N阱到接地端第二P阱形成的PNP管到接地端；另一条是从P阱到N阱形成二极管后，再经过N阱到P阱形成的SCR后到接地端；由于结构的基本对称，当有静电电流从接地端进入后，同样存在反向的两条类似路径到静电端。进一步地改进是，当静电电流从接地端进入后，通过两条电流路径到静电端：一条是从接地端的第二P阱到N阱到静电端第一P阱形成的PNP管到接地端；另一条是从第二P阱到N阱形成二极管后，再经过N阱到第一P阱形成的SCR后到接地端。本专利技术所述的ESD结构，基于传统的SCR器件优化，整体位于隔离结构中，静电端支持正负电压输入，且正向击穿电压和反向击穿电压可以调整，能够满足不同电压的电路设计需求。附图说明图1是现有的SCR器件的结构示意图。图2是现有的SCR器件的结构的等效电路图。图3是本专利技术提供的基于SCR的ESD结构示意图；图4是本专利技术提供的基于SCR的ESD结构的等效电路图。附图标记说明1是N型埋层(NBL)，2是第一N型深阱，3是N阱，4是第一P阱（PW），5是第二P阱（PW），6是第一N型深阱，7是第一重掺杂N型区，8是第一重掺杂P型区，9是第二重掺杂N型区，10是第二重掺杂P型区，11是第三重掺杂N型区，12是第三重掺杂P型区。具体实施方式本专利技术所述的ESD结构，所述ESD结构基于SCR优化，所述ESD结构，如图3所示，在P型半导体衬底上的P型外延（P-EPI）中具有N阱3，所述N阱3位于第一N型深阱2中，在第一N型深阱2的外围具有第一P阱4及第二P阱5，在俯视平面上，所述的第一N型深阱2位于中心区域，所述第一P阱4位于静电端的一侧，所述第二P阱5位于接地端的一侧，所述第一P阱4与第二P阱5相对于第一N型深阱2基本对称。以第一N型深阱2为中心的相对两侧，所述静电端一侧的第一P阱4与第一N型深阱2之间具有第一间距S1；所述接地端一侧的所本文档来自技高网...

【技术保护点】
1.一种ESD结构，所述ESD结构基于SCR优化，其特征在于：所述ESD结构，在P型半导体衬底上的P型外延中具有N阱，所述N阱位于第一N型深阱中，在第一N型深阱的外围具有第一P阱及第二P阱，在俯视平面上，所述的第一N型深阱位于中心区域，所述第一P阱位于静电端的一侧，所述第二P阱位于接地端的一侧，所述第一P阱与第二P阱相对于第一N型深阱基本对称；/n以第一N型深阱为中心的相对两侧，所述静电端一侧的第一P阱与第一N型深阱之间具有第一间距；所述接地端一侧的所述第二P阱与第一N型深阱之间具有第二间距；/n所述第一N型深阱以及所述第一P阱、第二P阱以及第一N型深阱的底部的外延中还具有N型埋层，所述第一P阱、第二P阱的外侧还具有封闭呈环形的第二N型深阱，所述第二N型深阱与N型埋层连接，使上述结构与半导体衬底相隔离；/n所述的N阱中的中心处具有第一重掺杂N型区，在第一重掺杂N型区外围具有第一重掺杂P型区，所述位于N阱中的第一重掺杂N型区与第一重掺杂P型区之间间隔一段距离；/n在所述的第一P阱中，具有第二重掺杂N型区以及第二重掺杂P型区，所述第二重掺杂N型区与第二重掺杂P型区之间间隔一段距离；/n在所述的第二P阱中，具有第三重掺杂N型区以及第三重掺杂P型区，所述第三重掺杂N型区与第三重掺杂P型区之间间隔一段距离；/n所述N阱中的第一重掺杂N型区与第一重掺杂P型区进行短接并浮空；所述静电端的第一P阱中的第二重掺杂N型区与第二重掺杂P型区进行短接引出形成静电端电极；所述接地端的第二P阱中的第三重掺杂N型区与第三重掺杂P型区进行短接引出形成接地端电极。/n...

【技术特征摘要】
1.一种ESD结构，所述ESD结构基于SCR优化，其特征在于：所述ESD结构，在P型半导体衬底上的P型外延中具有N阱，所述N阱位于第一N型深阱中，在第一N型深阱的外围具有第一P阱及第二P阱，在俯视平面上，所述的第一N型深阱位于中心区域，所述第一P阱位于静电端的一侧，所述第二P阱位于接地端的一侧，所述第一P阱与第二P阱相对于第一N型深阱基本对称；
以第一N型深阱为中心的相对两侧，所述静电端一侧的第一P阱与第一N型深阱之间具有第一间距；所述接地端一侧的所述第二P阱与第一N型深阱之间具有第二间距；
所述第一N型深阱以及所述第一P阱、第二P阱以及第一N型深阱的底部的外延中还具有N型埋层，所述第一P阱、第二P阱的外侧还具有封闭呈环形的第二N型深阱，所述第二N型深阱与N型埋层连接，使上述结构与半导体衬底相隔离；
所述的N阱中的中心处具有第一重掺杂N型区，在第一重掺杂N型区外围具有第一重掺杂P型区，所述位于N阱中的第一重掺杂N型区与第一重掺杂P型区之间间隔一段距离；
在所述的第一P阱中，具有第二重掺杂N型区以及第二重掺杂P型区，所述第二重掺杂N型区与第二重掺杂P型区之间间隔一段距离；
在所述的第二P阱中，具有第三重掺杂N型区以及第三重掺杂P型区，所述第三重掺杂N型区与第三重掺杂P型区之间间隔一段距离；
所述N阱中的第一重掺杂N型区与第一重掺杂P型区进行短接并浮空；所述静电端的第一P阱中的第二重掺杂N型区与第二重掺杂P型区进行短接引出形成静电端电极；所述接地端的第二P阱中...

【专利技术属性】
技术研发人员：邓樟鹏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31