用于工程化衬底上的集成式器件的系统和方法技术方案

一种在工程化衬底结构上形成多个器件的方法，包括通过以下步骤形成工程化衬底：提供多晶陶瓷芯；利用第一粘附壳包封所述多晶陶瓷芯；利用阻挡层包封所述第一粘附壳；在所述阻挡层上形成键合层；以及形成耦合至所述键合层的实质单晶层。所述方法进一步包括：形成耦合至所述实质单晶层的缓冲层；根据与所述多个器件相关联的需求在所述缓冲层上形成一个或多个III‑V族外延层；以及通过以下步骤在所述衬底上形成所述多个器件：将设置在所述多个器件之间的所述一个或多个III‑V族外延层的一部分移除；以及将设置在所述多个器件之间的所述缓冲层的一部分移除。

【技术实现步骤摘要】
【国外来华专利技术】用于工程化衬底上的集成式器件的系统和方法相关申请的交叉引用本申请要求于2018年12月3日提交的美国专利申请第16/207,793号的优先权，该美国专利申请要求于2017年12月6日提交的美国临时专利申请第62/595,533号的权益，这两件申请所公开的全部内容通过引用并入本文，以用于所有目的。
本专利技术涉及在工程化衬底上的电子器件的集成的方法和系统。
技术介绍
当前，使用在蓝宝石、碳化硅和硅上的基于氮化镓的化合物半导体的的异质外延生长来制造诸如发光二极管(LED)、大功率器件和高速射频(RF)器件的器件。应用包括照明、计算机监视器、显示器、宽带隙通信、汽车和工业电源。由于衬底和外延层由不同的材料组成，因此基于氮化镓的器件在蓝宝石衬底上的生长是异质外延生长制程。由于异质外延制程，外延生长材料会呈现出各种负面影响，包括均匀性的降低以及与外延层的电子/光学性质相关联的度量指标(metrics)的降低。因此，本领域需要与用于制造器件的外延生长制程和衬底结构有关的改进的方法和系统。
技术实现思路
本专利技术总体上涉及形成在工程化衬底结构上的III-V族半导体器件。更具体地，本专利技术涉及适用于使用外延生长制程来制造集成式氮化镓(GaN)半导体器件的方法和系统。如本文所描述的，本专利技术的各个实施例已应用于将不同类型的GaN器件单片式地(monolithically)集成在相同的工程化衬底结构上的方法和系统。根据本专利技术的一个实施例，提供了在衬底上形成多个器件的方法。所述方法包括：通过以下步骤形成衬底：提供多晶陶瓷芯；利用第一粘附壳包封所述多晶陶瓷芯；利用阻挡层包封所述第一粘附壳；在所述阻挡层上形成键合层；以及形成耦合至所述键合层的实质单晶层。所述方法进一步包括：形成耦合至所述实质单晶层的缓冲层，根据与所述多个器件相关联的需求在所述缓冲层上形成一个或多个III-V族外延层；以及通过以下步骤在所述衬底上形成所述多个器件：将设置在所述多个器件之间的所述一个或多个III-V族外延层的一部分移除；以及将设置在所述多个器件之间的所述缓冲层的一部分移除。在一些实施例中，所述一个或多个III-V族外延层可以包括GaN。在一些实施例中，所述方法可以包括将所述衬底上的所述多个器件平坦化。将所述多个器件平坦化可以包括：在所述多个器件上形成电介质层；以及使用化学机械平坦化使所述多个器件平滑。在一些实施例中，所述方法可以包括：在所述多个器件中的第一器件与所述多个器件中的第二器件之间制造一个或多个互连。可选地，所述方法可以包括：将所述多个器件中的每一个器件上的第一表面键合至临时载体，其中所述第一表面与所述衬底相对；移除所述衬底，以暴露所述器件中的每一个器件上的第二表面；在所述第二表面上形成导电层；以及将载体晶圆键合至所述导电层。在一些实施例中，所述方法包括：移除所述载体晶圆的一个或多个部分，以形成一个或多个背面接点。根据本专利技术的另一实施例，提供了在衬底上形成多个器件的方法。所述方法包括：通过以下步骤形成衬底：提供多晶陶瓷芯；利用粘附壳包封所述多晶陶瓷芯；利用阻挡层包封所述粘附壳；在所述阻挡层上形成键合层；以及形成耦合至所述键合层的实质单晶层。所述方法进一步包括：形成耦合至实质单晶层的导电层；形成耦合至所述导电层的缓冲层；以及根据所述多个器件中的每一个器件的需求在所述缓冲层上形成一个或多个III-V族外延层。所述方法进一步包括：通过以下步骤形成所述多个器件：将设置在所述多个器件之间的所述一个或多个III-V族外延层的一部分以及所述缓冲层的一部分移除，以暴露所述导电层的一部分；形成耦合至所述导电层的暴露部分中的一部分的接点；以及将未耦合至所述接点的所述导电层的剩余的暴露部分移除。在一些实施例中，所述一个或多个III-V族外延层可以包括GaN。在一些实施例中，所述方法进一步包括：将所述衬底上的所述多个器件平坦化。将所述多个器件平坦化可以包括：在所述多个器件上形成电介质层；以及使用化学机械平坦化使所述多个器件平滑。可选地，所述方法可以包括：在所述多个器件中的第一器件与所述多个器件中的第二器件之间制造一个或多个互连。在一些实施例中，所述方法可以包括：将所述多个器件中的每一个器件上的第一表面键合至临时载体，其中所述第一表面与所述衬底相对；移除所述衬底，以暴露所述器件中的每一个器件上的第二表面；在所述第二表面上形成导电层；以及将载体晶圆键合至所述导电层。在一些实施例中，所述方法包括：移除所述载体晶圆的一个或多个部分，以形成一个或多个背面接点。根据进一步的实施例，提供了形成多个器件的方法。所述方法包括：通过以下步骤形成衬底：提供多晶陶瓷芯；利用第一粘附壳包封所述多晶陶瓷芯；利用阻挡层包封所述第一粘附壳；在所述阻挡层上形成键合层；以及形成耦合至所述键合层的实质单晶层。所述方法进一步包括：形成具有实质单晶层的第一暴露部分的第一掩膜；在所述第一暴露部分上形成与第一器件结构相关联的第一缓冲层；移除所述第一掩膜；形成具有实质单晶层的第二暴露部分的第二掩膜；在所述第二暴露部分上形成与第二器件结构相关联的第二缓冲层；在所述第一缓冲层和所述第二缓冲层上形成一个或多个III-V族外延层，其中根据与多个器件相关联的需求来形成所述一个或多个III-V族外延层；以及在所述多个器件之间进行蚀刻。在一些实施例中，所述方法进一步包括：将所述衬底上的所述多个器件平坦化。将所述多个器件平坦化可以包括：在所述多个器件上形成电介质层；以及使用化学机械平坦化使所述多个器件平滑。可选地，所述方法可以包括：在所述多个器件中的第一器件与所述多个器件中的第二器件之间制造一个或多个互连。在一些实施例中，所述方法可以包括：将所述多个器件中的每一个器件上的第一表面键合至临时载体，其中所述第一表面与所述衬底相对；移除所述衬底，以暴露所述器件中的每一个器件上的第二表面；在所述第二表面上形成导电层；以及将载体晶圆键合至所述导电层。在一些实施例中，所述方法包括：移除所述载体晶圆的一个或多个部分，以形成一个或多个背面接点。在一些实施例中，所述方法进一步包括：形成耦合至实质单晶层以及所述第一缓冲层和所述第二缓冲层中的至少一个的导电层；暴露所述导电层的一部分；以及在所述导电层的暴露部分上形成接点。可选地，在所述多个器件之间进行蚀刻可以包括蚀刻所述多晶陶瓷芯。根据一些实施例，一种半导体装置包括衬底。所述衬底可以包括：多晶陶瓷芯、包封所述多晶陶瓷芯的第一粘附层、包封所述第一粘附层的阻挡层、耦合至所述阻挡层的键合层和耦合至所述键合层的实质单晶层。所述半导体器件还包括：耦合至所述实质单晶层的缓冲层和耦合至所述缓冲层的一个或多个III-V族外延层。所述一个或多个III-V族外延层限定了沟槽，该沟槽将所述一个或多个III-V族外延层划分成第一部分和第二部分。所述半导体装置还包括：形成在所述一个或多个III-V族外延层的所述第一部分中的第一半导体器件以及形成在所述一个或多个III-V族外延层的所述第二部分中的第二半导体器件。在一些实施例中，所述第一半导体器件是耗尽型高电子迁移率晶体管(HE本文档来自技高网...

【技术保护点】
1.一种形成多个器件的方法，包括：/n通过以下步骤形成衬底：/n提供多晶陶瓷芯；/n利用第一粘附壳包封所述多晶陶瓷芯；/n利用阻挡层包封所述第一粘附壳；/n在所述阻挡层上形成键合层；以及/n形成耦合至所述键合层的实质单晶层；/n形成耦合至所述实质单晶层的缓冲层；/n根据与所述多个器件相关联的需求在所述缓冲层上形成一个或多个III-V族外延层；以及/n通过以下步骤在所述衬底上形成所述多个器件：/n将设置在所述多个器件之间的所述一个或多个III-V族外延层的一部分移除；以及/n将设置在所述多个器件之间的所述缓冲层的一部分移除。/n

【技术特征摘要】
【国外来华专利技术】20171206 US 62/595,533;20181203 US 16/207,7931.一种形成多个器件的方法，包括：
通过以下步骤形成衬底：
提供多晶陶瓷芯；
利用第一粘附壳包封所述多晶陶瓷芯；
利用阻挡层包封所述第一粘附壳；
在所述阻挡层上形成键合层；以及
形成耦合至所述键合层的实质单晶层；
形成耦合至所述实质单晶层的缓冲层；
根据与所述多个器件相关联的需求在所述缓冲层上形成一个或多个III-V族外延层；以及
通过以下步骤在所述衬底上形成所述多个器件：
将设置在所述多个器件之间的所述一个或多个III-V族外延层的一部分移除；以及
将设置在所述多个器件之间的所述缓冲层的一部分移除。


2.根据权利要求1所述的方法，其特征在于，所述一个或多个III-V族外延层包括GaN。


3.根据权利要求1所述的方法，其特征在于，进一步包括：将所述衬底上的所述多个器件平坦化。


4.根据权利要求3所述的方法，其特征在于，所述平坦化进一步包括：
在所述多个器件上形成电介质层；以及
使用化学机械平坦化来使所述多个器件平滑。


5.根据权利要求1所述的方法，其特征在于，进一步包括：在所述多个器件中的第一器件与所述多个器件中的第二器件之间制造一个或多个互连。


6.根据权利要求1所述的方法，其特征在于，进一步包括：
将所述多个器件中的每一个器件上的第一表面键合至临时载体，其中所述第一表面与所述衬底相对；
移除所述衬底，以暴露所述器件中的每一个器件上的第二表面；
在所述第二表面上形成导电层；以及
将载体晶圆键合至所述导电层。


7.根据权利要求6所述的方法，其特征在于，进一步包括：移除所述载体晶圆的一个或多个部分，以形成一个或多个背面接点。


8.根据权利要求1所述的方法，其特征在于，所述多个器件包括：耗尽型高电子迁移率晶体管(HEMT)和增强型高电子迁移率晶体管。


9.根据权利要求1所述的方法，其特征在于，所述多个器件包括：第一耗尽型高电子迁移率晶体管(HEMT)和第二耗尽型高电子迁移率晶体管。


10.根据权利要求1所述的方法，其特征在于，所述多个器件包括：第一增强型高电子迁移率晶体管(HEMT)和第二增强型高电子...

【专利技术属性】
技术研发人员：弗拉基米尔·奥德诺博柳多夫，迪利普·瑞思布德，奥兹古·阿克塔斯，杰姆·巴斯切里，
申请(专利权)人：克罗米斯有限公司，
类型：发明
国别省市：美国;US