具有连接到位线的接合结构的三维存储器装置及其制造方法制造方法及图纸

呈存储器裸片形式的三维存储器装置包含位于衬底上方的绝缘层和导电层的交替堆叠，以及延伸穿过所述交替堆叠的存储器堆叠结构，其中所述存储器堆叠结构中的每一个包含存储器膜和接触所述存储器膜的内部侧壁的竖直半导体通道。位线电连接到所述竖直半导体通道中的相应一个的末端部分。凸块连接通孔结构接触所述位线中的相应一个的顶部表面，其中所述凸块连接通孔结构中的每一个沿着所述位线的长度方向比沿着所述位线的宽度方向具有更大的横向尺寸。另一半导体裸片的金属凸块结构接触所述凸块连接通孔结构中的相应者以形成两个裸片之间的相应电连接。

【技术实现步骤摘要】
【国外来华专利技术】具有连接到位线的接合结构的三维存储器装置及其制造方法相关申请案本申请案要求2018年8月21日提交的第62/720,327号美国临时申请案和2019年2月25日提交的第16/284,502号美国非临时申请案的优先权权益，以上申请案的全部内容以引用的方式并入本文中。
本公开大体上涉及半导体装置的领域，且具体来说涉及使用连接到个别位线的接合结构的三维存储器装置及其制造方法。
技术介绍
在T.Endoh等的标题为“具有堆叠包围栅极晶体管(S-SGT)结构化单元的新型超高密度存储器(NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell)”(IEDM学报(2001)33-36)的论文中公开了每单元具有一个位的三维竖直NAND串。
技术实现思路
根据本公开的一方面，提供一种包括存储器裸片的三维存储器装置。所述存储器裸片包括：位于衬底上方的绝缘层和导电层的交替堆叠；延伸穿过交替堆叠的存储器堆叠结构，其中所述存储器堆叠结构中的每一个包括存储器膜和接触存储器膜的内部侧壁的竖直半导体通道；电连接到竖直半导体通道中的相应一个的末端部分的位线；接触位线中的相应一个的顶部表面的凸块连接通孔结构，其中凸块连接通孔结构中的每一个沿着位线的长度方向比沿着位线的宽度方向具有更大的横向尺寸；以及接触凸块连接通孔结构中的相应一个的金属凸块结构。根据本公开的另一方面，提供一种形成三维存储器装置的方法，其包括：形成延伸穿过衬底上方的绝缘层和导电层的交替堆叠的存储器堆叠结构，其中存储器堆叠结构中的每一个包括存储器膜和接触存储器膜的内部侧壁的竖直半导体通道；形成电连接到竖直半导体通道中的相应一个的末端部分的位线；直接在位线中的相应一个上形成凸块连接通孔结构，其中凸块连接通孔结构中的每一个沿着位线的长度方向比沿着位线的宽度方向具有更大的横向尺寸；以及在凸块连接通孔结构的形成之后或同时，形成上覆于凸块连接通孔结构中的相应一个的金属凸块结构。附图说明图1是根据本公开的实施例的在形成绝缘层和牺牲材料层的交替堆叠之后的示例性结构的示意性竖直横截面图。图2是根据本公开的实施例的在形成阶梯式阶台(terrace)和逆向阶梯式电介质材料部分之后的示例性结构的示意性竖直横截面图。图3A是根据本公开的实施例的在形成存储器开口和支撑开口之后的示例性结构的示意性竖直横截面图。图3B是图3A的示例性结构的俯视图。竖直平面A-A'是图3A的横截面的平面。图4A-4H是根据本公开的实施例的在其中形成存储器堆叠结构、任选的电介质芯和漏极区期间的示例性结构内的存储器开口的顺序示意性竖直横截面图。图5是根据本公开的实施例的在形成存储器堆叠结构和支撑柱结构之后的示例性结构的示意性竖直横截面图。图6A是根据本公开的实施例的在形成背侧沟槽之后的示例性结构的示意性竖直横截面图。图6B是图6A的示例性结构的部分透视俯视图。竖直平面A-A'是图6A的示意性竖直横截面图的平面。图7是根据本公开的实施例的在形成背侧凹部之后的示例性结构的示意性竖直横截面图。图8A-8D是根据本公开的实施例的在形成导电层期间的示例性结构的区的顺序竖直横截面图。图9是在图8D的处理步骤处的示例性结构的示意性竖直横截面图。图10A是根据本公开的实施例的在从背侧沟槽内移除所沉积的导电材料之后的示例性结构的示意性竖直横截面图。图10B是图10A的示例性结构的俯视图。图11A是根据本公开的实施例的在形成绝缘间隔物和背侧触点结构之后的示例性结构的示意性竖直横截面图。图11B是图11A的示例性结构的区的放大图。图12A是根据本公开的实施例的在形成额外触点通孔结构之后的示例性结构的示意性竖直横截面图。图12B是图12A的示例性结构的俯视图。竖直平面A-A'是图12A的示意性竖直横截面图的平面。图13A是根据本公开的实施例的在形成导电通孔结构和位线之后的示例性结构的示意性竖直横截面图。图13B是图13A的示例性结构的俯视图。竖直平面A-A'是图13A的示意性竖直横截面图的平面。图14A是根据本公开的实施例的在形成凸块连接通孔结构和金属凸块结构之后的示例性结构的示意性竖直横截面图。图14B是图14A的示例性结构的区的俯视图。图14C是沿着图14B的竖直平面C-C'的示例性结构的竖直横截面图。出于清楚起见省略了电介质材料层。图14D是沿着图14B的竖直平面D-D'的示例性结构的竖直横截面图。出于清楚起见省略了电介质材料层。图15A-15D是根据本公开的实施例的金属凸块结构的各种配置的竖直横截面图。图16是根据本公开的实施例的在将图14A-14D的存储器裸片接合到包含外围电路的逻辑裸片之后的示例性结构的竖直横截面图。图17A和17B是根据本公开的实施例的在形成平坦电介质间隔物层和凸块连接层级电介质层之后分别沿着对应于图14B的竖直平面C-C'和D-D'的竖直平面的对应于图14B中的区R的示例性结构的区的第一示例性配置的竖直横截面图。图18A和18B是根据本公开的实施例的在施加和图案化光致抗蚀剂层之后的分别沿着对应于图14B的竖直平面C-C'和D-D'的竖直平面的对应于图14B中的区R的示例性结构的区的第一示例性配置的竖直横截面图。图19A和19B是根据本公开的实施例的在形成穿过凸块连接层级电介质层和平坦电介质间隔物层的细长开口之后的分别沿着对应于图14B的竖直平面C-C'和D-D'的竖直平面的对应于图14B中的区R的示例性结构的区的第一示例性配置的竖直横截面图。图20A和20B是根据本公开的实施例的在形成保形电介质间隔物层之后的分别沿着对应于图14B的竖直平面C-C'和D-D'的竖直平面的对应于图14B中的区R的示例性结构的区的第一示例性配置的竖直横截面图。图21A和21B是根据本公开的实施例的在形成环形电介质间隔物之后的分别沿着对应于图14B的竖直平面C-C'和D-D'的竖直平面的对应于图14B中的区R的示例性结构的区的第一示例性配置的竖直横截面图。图22A和22B是根据本公开的实施例的在形成凸块连接通孔结构之后的分别沿着对应于图14B的竖直平面C-C'和D-D'的竖直平面的对应于图14B中的区R的示例性结构的区的第一示例性配置的竖直横截面图。图23A和23B是根据本公开的实施例的在形成金属凸块结构之后的分别沿着对应于图14B的竖直平面C-C'和D-D'的竖直平面的对应于图14B中的区R的示例性结构的区的第一示例性配置的竖直横截面图。图24A和24B是根据本公开的实施例的在形成平坦电介质间隔物层之后的分别沿着对应于图14B的竖直平面C-C'和D-D'的竖直平面的对应于图14B中的区R的示例性结构的区的第二示例性配置的竖直横截面图。图25A和2本文档来自技高网...

【技术保护点】
1.一种三维存储器装置，其包括存储器裸片，其中所述存储器裸片包括：/n绝缘层和导电层的交替堆叠，其位于衬底上方；/n存储器堆叠结构，其延伸穿过所述交替堆叠，其中所述存储器堆叠结构中的每一个包括存储器膜和接触所述存储器膜的内部侧壁的竖直半导体通道；/n位线，其电连接到所述竖直半导体通道中的相应一个的末端部分；/n凸块连接通孔结构，其接触所述位线中的相应一个的顶部表面，其中所述凸块连接通孔结构中的每一个沿着所述位线的长度方向比沿着所述位线的宽度方向具有更大的横向尺寸；以及/n金属凸块结构，其接触所述凸块连接通孔结构中的相应一个。/n

【技术特征摘要】
【国外来华专利技术】20180821 US 62/720,327;20190225 US 16/284,5021.一种三维存储器装置，其包括存储器裸片，其中所述存储器裸片包括：
绝缘层和导电层的交替堆叠，其位于衬底上方；
存储器堆叠结构，其延伸穿过所述交替堆叠，其中所述存储器堆叠结构中的每一个包括存储器膜和接触所述存储器膜的内部侧壁的竖直半导体通道；
位线，其电连接到所述竖直半导体通道中的相应一个的末端部分；
凸块连接通孔结构，其接触所述位线中的相应一个的顶部表面，其中所述凸块连接通孔结构中的每一个沿着所述位线的长度方向比沿着所述位线的宽度方向具有更大的横向尺寸；以及
金属凸块结构，其接触所述凸块连接通孔结构中的相应一个。


2.根据权利要求1所述的三维存储器装置，其中所述金属凸块结构中的每一个包括适合于铜到铜接合的铜或焊料材料部分。


3.根据权利要求2所述的三维存储器装置，其中所述金属凸块结构中的每一个包括接触所述焊料材料部分中的相应一个和所述凸块连接通孔结构中的相应一个的凸块下方金属化(UBM)层堆叠。


4.根据权利要求2所述的三维存储器装置，其中所述焊料材料部分包括选自金、铅锡合金和锡银铜合金的金属。


5.根据权利要求1所述的三维存储器装置，其中所述位线包括沿着所述长度方向横向延伸且以均匀间距沿着所述宽度方向横向隔开的金属线的一维周期性阵列。


6.根据权利要求5所述的三维存储器装置，其中所述凸块连接通孔结构具有大于2的长宽比。


7.根据权利要求5所述的三维存储器装置，其中：
所述存储器裸片包括接触所述竖直半导体通道中的相应一个的末端的漏极区，以及上覆于所述漏极区的导电通孔结构；且
所述漏极区与所述位线之间的电连接路径由所述导电通孔结构的子组组成。


8.根据权利要求1所述的三维存储器装置，还包括接合到所述金属凸块结构的逻辑芯片。


9.根据权利要求1所述的三维存储器装置，还包括横向包围所述凸块连接通孔结构中的每一个且接触所述金属凸块结构中的每一个的平坦表面的凸块连接层级电介质层。


10.根据权利要求9所述的三维存储器装置，其中所述凸块连接通孔结构中的每一个由具有均匀宽度且接触所述位线中的相应一个的水平表面的相应环形电介质间隔物横向包围。


11.根据权利要求9所述的三维存储器装置，还包括具有均匀厚度且接触所述位线中的每一个的顶部表面且接触所述凸块连接层级电介质层的底部表面的平坦电介质间隔物层，其中所述凸块连接通孔结构中的每一个竖直延伸穿过所述平坦电介质间隔物层。


12.根据权利要求9所述的三维存储器装置，其中：
所述凸块连接通孔结构和所述金属凸块结构被形成为多个集成的板和通孔结构，所述结构是一体式结构；
所述多个集成的板和通孔结构中的每一个包含所述金属凸块结构中的相应一个和所述凸块连接通...

【专利技术属性】
技术研发人员：俞继新，TK金，J阿尔斯梅尔，李艳，陈健，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国;US