一种制作超小型磁性随机存储器阵列的方法技术

本发明专利技术提供一种制作超小型磁性随机存储器阵列的方法：在基底上沉积底电极、磁性隧道结(MTJ)、硬掩模和牺牲掩模各膜层；图形化定义MTJ图案，选择性横向缩微硬掩模和牺牲掩模；刻蚀MTJ直到底电极之上并维持少量过刻蚀；沉积绝缘层，并使底电极刻蚀前端和牺牲掩模顶部绝缘层厚度大于MTJ和硬掩模侧壁绝缘层厚度；对MTJ侧壁进行修剪；沉积底电极刻蚀用自对准掩模；刻蚀底电极；覆盖绝缘覆盖层，填充电介质并磨平。本发明专利技术在刻蚀MTJ和底电极时采用两次刻蚀，有效降低了阴影效应，另外在硬掩模刻蚀后，增加横向修剪工艺，使得后续底电极刻蚀前端和牺牲掩模顶端沉积绝缘层厚度大于MTJ和硬掩模侧壁绝缘层厚度，大大提升修剪效率。

【技术实现步骤摘要】
一种制作超小型磁性随机存储器阵列的方法
本专利技术涉及半导体芯片制造
，尤其涉及一种制作超小型磁性随机存储器单元阵列的方法。
技术介绍
近年来，采用磁性隧道结(MagneticTunnelJunction,MTJ)的磁性随机存储器(MagneticRadomAccessMemory，MRAM)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，SpinTransferTorque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小，因此，这种写方法可同时实现器件微型化和降低电流。同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。在现在的MRAM制造工艺中，通常采用两种刻蚀工艺来对磁性隧道结进行缩微，第一种为离子束刻蚀(IBE,IonBeamEtching)，第二种为反应离子刻蚀(RIE,ReactiveIonEtching)。两种刻蚀技术各有优缺点，为了获得更高的刻蚀速率，通常会把单个离子加速到很高的能量范围内，高能离子通常会破坏晶体结构，同时，物理溅射或者化学刻蚀副产物的再次沉积也会加大，通常，在磁性隧道结刻蚀之后，侧壁会形成一层损伤层/沉积层，这将会影响磁性隧道结的磁性和电学性能，更有甚者，将会直接导致从参考层到记忆层的短路，从而不利于磁性存储器良率的提高。由于刻蚀副产物的沉积通常来自于刻蚀前端(EtchFront)和侧壁(Sidewall)，那么在刻蚀的时候减少刻蚀前端和侧壁副产物尤为重要。在制作超小型的磁性随机存储器单元阵列的时候，为了减少刻蚀的难度，特别是采用IBE工艺的时候，由于阴影效应(shadoweffect)使刻蚀难度的增加，通常可以减少磁性隧道结(MTJ)单元膜层的厚度，底电极(BottomElectrode，BE)的厚度和/或改变两者的组成材料。然而，在目前的技术条件下，减少磁性隧道结厚度异常困难，那么减少底电极的厚度和减少在底电极刻蚀过程中由于刻蚀前端带来的再次沉积(改变底电极材料使刻蚀过程中的再次沉积变少)变得尤为重要。专利：US2018/0190901A1提供了一种防止磁性隧道结参考层和记忆层短路的方法，具体为：在磁性隧道结底电极刻蚀前端沉积一层绝缘物质，以减少在后续进行侧壁修剪的时候，刻蚀前端带来的副产物的再次沉积，然而采用这种方法，在沉积绝缘层的时候，硬掩模和磁性隧道结的周围也会沉积一层较厚的绝缘层，由于这层绝缘层的存在，侧壁修剪的效率将会大大降低或者说很难把侧壁损伤/沉积层清除干净。
技术实现思路
有鉴于现有技术的上述缺陷，本专利技术提出一种制作超小型磁性随机存储器阵列的方法，在刻蚀磁性隧道结和底电极的时候采用一次光刻两次刻蚀工艺，即：通过光刻图形化定义磁性隧道结图案后，先对磁性隧道结进行刻蚀，紧接着，沉积一层自对准掩模，然后以自对准掩模为硬掩模对底电极进行刻蚀。采用这种两次刻蚀工艺，相对于一次刻蚀，有效的降低了阴影效应，同时，在对磁性隧道侧壁进行清理的时候，有效的降低了刻蚀前端带来的再次沉积；另外，由于采用了两步刻蚀工艺，那么在对磁性隧道结侧壁进行修剪的时候，对没有刻蚀的底电极刻蚀前端和侧壁进行选择性保护尤为重要，本专利技术在硬掩模刻蚀之后，增加了一道横向修剪工艺，使得硬掩模和后面的磁性隧道结单元的关键尺寸要比前面的牺牲掩模要小。这样就可以在磁性隧道结刻蚀之后，在底电极刻蚀前端和牺牲掩模顶端沉积一层较厚的绝缘保护层，在磁性隧道结和硬掩模侧壁沉积一层超薄绝缘层，这将会大大提升侧壁覆盖/损伤层的修剪效率。本专利技术具体技术方案如下：一种制作超小型磁性随机存储器阵列的方法，其特征在于，包括：步骤1、提供表面抛光的带金属通孔的CMOS基底，在所述基底上沉积底电极、多层膜结构的磁性隧道结、硬掩模的膜层和牺牲掩模的膜层；步骤2、图形化定义磁性隧道结图案，并对硬掩模和牺牲掩模进行选择性横向缩微；步骤3、对磁性隧道结进行刻蚀，使刻蚀停止在底电极之上并维持少量过刻蚀；步骤4、在底电极刻蚀前端和牺牲掩模顶部以及磁性隧道结和硬掩模侧壁沉积绝缘层，并使底电极刻蚀前端和牺牲掩模顶部绝缘层厚度大于磁性隧道结和硬掩模侧壁绝缘层厚度。步骤5、对磁性隧道结侧壁进行修剪以除去侧壁损伤/沉积层；步骤6、沉积一层底电极刻蚀用的自对准掩模；步骤7、基于自对准掩模对底电极进行刻蚀；步骤8、覆盖绝缘覆盖层，填充电介质，并磨平电介质直至硬掩模顶部。进一步地，所述底电极的厚度为5nm-80nm，其组成材料为Ti、TiN、Ta、TaN、W、WN或者它们的任意组合。进一步地，所述磁性隧道结为底部钉扎或顶部钉扎结构，磁性隧道结多层膜厚度为8nm-40nm。进一步地，所述硬掩模层的厚度为20nm-100nm，其组成材料为Ta、TaN、TaN/Ta、Ti、TiN、TiN/Ti、W、WN或WN/W。进一步地，所述牺牲掩模的厚度为20nm～100nm，其组成材料为SiO2、SiON、SiN、SiCN、SiC或它们的任意组合。进一步地，步骤2包括如下细分步骤：步骤2.1、图形化定义磁性隧道结图案，并转移图案到磁性隧道结的顶部；步骤2.2、选择性的对硬掩模和牺牲掩模进行横向缩微。进一步地，步骤2.2中，所述选择性的对硬掩模和牺牲掩模进行横向微缩采用低偏压或者零偏压的反应离子刻蚀工艺，主要刻蚀气体为Cl2，并添加CF4、SF6、NF3、CHF3、CH2F2、BCl3、He、HBr或Ar中的一种或几种作为辅助刻蚀气体。进一步地，步骤3中刻蚀采用反应离子刻蚀和/或离子束刻蚀；反应离子刻蚀采用HCN、(CN)2、CH3CN、CH3OH/NH3、CH4/NH3、CH3CH2OH/NH3、CH3OH、CH4/Ar、C2H5OH、CH3OH/Ar或者C本文档来自技高网...

【技术保护点】
1.一种制作超小型磁性随机存储器阵列的方法，其特征在于，包括：/n步骤1、提供表面抛光的带金属通孔的CMOS基底，在所述基底上沉积底电极、多层膜结构的磁性隧道结、硬掩模的膜层和牺牲掩模的膜层；/n步骤2、图形化定义磁性隧道结图案，并对硬掩模和牺牲掩模进行选择性横向缩微；/n步骤3、对磁性隧道结进行刻蚀，使刻蚀停止在底电极之上并维持过刻蚀；/n步骤4、在底电极刻蚀前端和牺牲掩模顶部以及磁性隧道结和硬掩模侧壁沉积绝缘层，并使底电极刻蚀前端和牺牲掩模顶部绝缘层厚度大于磁性隧道结和硬掩模侧壁绝缘层厚度；/n步骤5、对磁性隧道结侧壁进行修剪以除去侧壁损伤/沉积层；/n步骤6、沉积一层底电极刻蚀所用的自对准掩模；/n步骤7、基于自对准掩模对底电极进行刻蚀；/n步骤8、覆盖绝缘覆盖层，填充电介质，并磨平电介质直至硬掩模顶部。/n

【技术特征摘要】
1.一种制作超小型磁性随机存储器阵列的方法，其特征在于，包括：
步骤1、提供表面抛光的带金属通孔的CMOS基底，在所述基底上沉积底电极、多层膜结构的磁性隧道结、硬掩模的膜层和牺牲掩模的膜层；
步骤2、图形化定义磁性隧道结图案，并对硬掩模和牺牲掩模进行选择性横向缩微；
步骤3、对磁性隧道结进行刻蚀，使刻蚀停止在底电极之上并维持过刻蚀；
步骤4、在底电极刻蚀前端和牺牲掩模顶部以及磁性隧道结和硬掩模侧壁沉积绝缘层，并使底电极刻蚀前端和牺牲掩模顶部绝缘层厚度大于磁性隧道结和硬掩模侧壁绝缘层厚度；
步骤5、对磁性隧道结侧壁进行修剪以除去侧壁损伤/沉积层；
步骤6、沉积一层底电极刻蚀所用的自对准掩模；
步骤7、基于自对准掩模对底电极进行刻蚀；
步骤8、覆盖绝缘覆盖层，填充电介质，并磨平电介质直至硬掩模顶部。


2.如权利要求1所述的制作超小型磁性随机存储器阵列的方法，其特征在于，所述底电极的厚度为5nm-80nm，其组成材料为Ti、TiN、Ta、TaN、W、WN或它们的任意组合；所述磁性隧道结为底部钉扎或顶部钉扎结构，磁性隧道结的多层膜厚度为8nm-40nm。


3.如权利要求1所述的制作超小型磁性随机存储器阵列的方法，其特征在于，所述硬掩模的膜层厚度为20nm-100nm，其组成材料为Ta、TaN、TaN/Ta、Ti、TiN、TiN/Ti、W、WN或WN/W；所述牺牲掩模的厚度为20nm～100nm，其组成材料为SiO2、SiON、SiN、SiCN、SiC或它们的任意组合。


4.如权利要求1所述的制作超小型磁性随机存储器阵列的方法，其特征在于，所述步骤2包括如下细分步骤：
步骤2.1、图形化定义磁性隧道结图案，并转移图案到磁性隧道结的顶部；
步骤2.2、选择性的对硬掩模和牺牲掩模进行横向缩微。


5.如权利要求5所述的制作超小型磁性随机存储器阵列的方法，其特征在于，步骤2.2中，所述选择性的对硬掩...

【专利技术属性】
技术研发人员：张云森，郭一民，陈峻，肖荣福，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海;31