一种半导体器件的形成方法及一种半导体器件技术

本发明专利技术公开了一种半导体器件的形成方法，包括提供衬底，在衬底上形成鳍部，在鳍部上形成伪栅极；移除伪栅极，在移除伪栅极后形成的伪栅极沟槽处形成栅极沟槽；在栅极沟槽内填充第一隔离层。本发明专利技术提供的半导体器件的形成方法，在鳍部和栅极的沟槽中填充隔离材料，有效地防止了鳍部两相邻的区域之间、以及相邻的两个鳍部之间产生漏电流，还可以避免鳍部中形成的源极和漏极之间的桥接现象。由此，半导体器件的性能得到了提高。本发明专利技术还提供了一种由该方法形成的性能更稳定的半导体器件。

【技术实现步骤摘要】
一种半导体器件的形成方法及一种半导体器件
本专利技术涉及半导体
，特别涉及一种半导体器件的形成方法及用该方法形成的半导体器件。
技术介绍
FinFET(FinFieldEffectTransistor，鳍式场效应晶体管)是一种立体的半导体器件。由于此种立体结构在缩小器件体积的前提下，有效地增大了FinFET源极与栅极、漏极与栅极的距离，因此能够显著减小短沟道效应、降低电源电压，性能更好。然而，FinFET在不断缩小的过程中遇到了许多新的问题。对于FinFET，它的栅极横跨在鳍部上，源极和漏极在鳍部两端形成。但是在鳍部的两端形成的源漏隔离结构的形状是不规则的，这种不规则的形状会影响FinFET的性能和均匀性。因此，需要形成伪栅极来覆盖鳍部的部分边缘，从而避免出现不规则隔离结构的情况。但是，这种形成伪栅极的方法，伪栅极侧面的隔离结构并不能完全覆盖鳍部的边缘，这会导致鳍部边缘的隔离结构形状不规则，并且使器件的性能受到影响。为了解决上述问题，隔离结构的制作出现了一系列新的技术，例如单扩散隔断隔离结构(singlediffusionbreakisolationstructures，SDB隔离结构)的制造技术，其一般分布在鳍部的长度方向上，通过去除鳍部的部分区域，在鳍部中形成一个或多个隔断沟槽，在这些沟槽中填充绝缘材料后，可以将鳍部分为多块，由此可以防止鳍部两相邻的区域之间、以及相邻的两个鳍部之间产生漏电流，还可以避免鳍部中形成的源极和漏极之间的桥接现象。因此，SDB隔离结构的制造工艺及其形成的隔离结构的质量会影响SDB隔离结构的隔离性能，甚至会对周围的鳍部和栅极造成影响，进而影响FinFET器件的性能。因此，需要一种能够形成性能较好的SDB隔离结构的方法，以满足人们对于半导体结构更低泄露、更高速度、更小体积、更优性能的要求。
技术实现思路
本专利技术的目的在于解决现有技术中，SDB隔离结构质量不高的问题。本专利技术提供了一种半导体器件的形成方法以及用这种方法制备得到的半导体器件，可提高SDB隔离结构的质量；进一步地，可以改善FinFET的性能。为解决上述技术问题，本专利技术的实施方式公开了一种半导体器件的形成方法，包括：提供衬底，在衬底上形成鳍部，在鳍部上形成伪栅极；移除伪栅极，在移除伪栅极后形成的伪栅极沟槽处形成栅极沟槽；在栅极沟槽内填充第一隔离层。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种半导体器件的形成方法，在移除伪栅极后形成的伪栅极沟槽处形成栅极沟槽包括：在伪栅极沟槽上形成掩膜层；在伪栅极沟槽所在的位置光刻掩膜层形成栅极沟槽；或在伪栅极沟槽所在的位置光刻掩膜层和刻蚀鳍部形成栅极沟槽。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种半导体器件的形成方法，在移除伪栅极之前，还包括在鳍部远离衬底的一端设置第二隔离层，在衬底及第二隔离层上形成浅沟槽隔离层。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种半导体器件的形成方法，在伪栅极沟槽上形成掩膜层的同时，还包括：在浅沟槽隔离层上皆形成掩膜层，掩膜层靠近衬底的一端与第二隔离层远离衬底的一端接触；在形成栅极沟槽之后，还包括：去除浅沟槽隔离层上的掩膜层。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种半导体器件的形成方法，在移除伪栅极之前，还包括在伪栅极周侧沉积薄膜层；或在伪栅极周侧沉积薄膜层，且在第二隔离层与浅沟槽隔离层接触部位沉积薄膜层。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种半导体器件的形成方法，在栅极沟槽内填充第一隔离层之后，还包括去除栅极沟槽内的部分第一隔离层，在栅极沟槽远离鳍部的一端形成凹孔；在凹孔处沉积保护层；或在凹孔和浅沟槽隔离层上沉积保护层。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种半导体器件的形成方法，在栅极沟槽内填充第一隔离层的同时，还包括在浅沟槽隔离层上形成第一隔离层；在栅极沟槽远离鳍部的一端形成凹孔前，还包括去除浅沟槽隔离层上的第一隔离层。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种半导体器件的形成方法，第一隔离层包括氧化隔离层和介质隔离层；且介质隔离层包括层间绝缘膜、高介电常数层和功函数金属。根据本专利技术的另一具体实施方式，本专利技术的实施方式公开的一种半导体器件的形成方法，第一隔离层的宽度与栅极沟槽的宽度相同。本专利技术的实施方式还公开了一种半导体器件，该半导体器件由上述方法制备得到。采用由上述方法形成的半导体器件，SDB隔离结构的质量更高，半导体器件的性能也更好。附图说明图1是本专利技术实施例提供的半导体器件的形成方法流程图；图2至图9是本专利技术实施例提供的形成半导体器件的工艺流程示意图；图10至图17是本专利技术实施例提供的另一形成半导体器件的工艺流程示意图。附图标记：1.衬底；11.鳍部；2.伪栅极；21.栅极沟槽；3.第一隔离层；31.氧化隔离层；32.介质隔离层；4.薄膜层；5.浅沟槽隔离层；6.掩膜层；7.第二隔离层；8.保护层；9.单扩散隔断隔离结构；91.凹孔。具体实施方式以下由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。虽然本专利技术的描述将结合较佳实施例一起介绍，但这并不代表此专利技术的特征仅限于该实施方式。恰恰相反，结合实施方式作专利技术介绍的目的是为了覆盖基于本专利技术的权利要求而有可能延伸出的其它选择或改造。为了提供对本专利技术的深度了解，以下描述中将包含许多具体的细节。本专利技术也可以不使用这些细节实施。此外，为了避免混乱或模糊本专利技术的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的实施方式作进一步地详细描述。本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n提供衬底，在所述衬底上形成鳍部，在所述鳍部上形成伪栅极；/n移除所述伪栅极，在移除所述伪栅极后形成的伪栅极沟槽处形成栅极沟槽；/n在所述栅极沟槽内填充第一隔离层。/n

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，在所述衬底上形成鳍部，在所述鳍部上形成伪栅极；
移除所述伪栅极，在移除所述伪栅极后形成的伪栅极沟槽处形成栅极沟槽；
在所述栅极沟槽内填充第一隔离层。


2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述在移除所述伪栅极后形成的伪栅极沟槽处形成栅极沟槽，包括：
在所述伪栅极沟槽上形成掩膜层；
在所述伪栅极沟槽所在的位置光刻所述掩膜层形成所述栅极沟槽；或
在所述伪栅极沟槽所在的位置光刻所述掩膜层和刻蚀所述鳍部形成所述栅极沟槽。


3.根据权利要求2所述的半导体器件的形成方法，其特征在于，在所述移除所述伪栅极之前，还包括：在所述鳍部远离所述衬底的一端设置第二隔离层，在所述衬底及所述第二隔离层上形成浅沟槽隔离层。


4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述在所述伪栅极沟槽上形成掩膜层的同时，还包括：在所述浅沟槽隔离层上皆形成所述掩膜层；所述掩膜层靠近所述衬底的一端与所述第二隔离层远离所述衬底的一端接触；
在形成所述栅极沟槽之后，还包括：去除所述浅沟槽隔离层上的所述掩膜层。


5.根据权利要求3所述的半导体器件的形成方法，其特征在于，在所述移除所述伪栅极之前，还包括：
在所述伪栅极周侧...

【专利技术属性】
技术研发人员：张焕云，吴健，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31