一种加固型的功率管驱动芯片电路及其电路板制造技术

本实用新型专利技术涉及一种加固型的功率管驱动芯片电路及其电路板，属于功率管驱动芯片电路设计领域。本实用新型专利技术以加固中小功率驱动芯片IR2110芯片电路为例具体阐述。本例通过在IR2110输入端接死区可调的7414反相器对输入信号整形及调整适当死区时间，输出端接功率推挽电路增大驱动电流，利用+12V电源加固电路将+12V稳压为+5V，为所需芯片提供+5V电源，减少供电电源数目。在+12V、+5V电源分别进行电源加固，将电源产生或通过电源传播的干扰滤除，增强电源系统的完整性，提高驱动电路整体的抗干扰能力。并且在该方案电路板设计中，利用PCB四层板设计，加大本方案电路的电磁抗干扰能力，进一步提高中小功率驱动芯片IR2110效能。

【技术实现步骤摘要】
一种加固型的功率管驱动芯片电路及其电路板
本技术涉及一种加固型的功率管驱动芯片电路及其电路板，属于功率管驱动芯片电路设计领域。
技术介绍
在使用驱动芯片直接驱动功率管电路中，当信号达到驱动芯片上限或者驱动大负载大功率，又或是遇到强干扰情况下，常出现芯片工作状态不稳定甚至烧毁情况，暴露出驱动芯片抗干扰能力不强的问题。以中小功率驱动芯片IR2110为例，在使用其直接驱动功率管，当功率管为大负载情况下，无法使功率管正常开通与关断，暴露出驱动电流有限带负载能力较弱问题。并且在受到强干扰时常伴有芯片烧毁现象，即抗干扰能力不强，目前针对上述问题未有一套综合解决方案。
技术实现思路
本技术要解决的技术问题是提供一种一种加固型的功率管驱动芯片电路及其电路板，能有效解决驱动芯片存在的抗干扰能力不强、驱动电流较小、带负载能力不强的问题。本技术采用的技术方案是：一种加固型的功率管驱动芯片电路，包括带死区时间调整的7414反相器电路、IR2110芯片电路、功率管推挽电路、+12V电源加固电路及7805输出+5V电源加固电路；外接输入信号与带死区时间调整的7414反相器电路的输入端连接，带死区时间调整的7414反相器电路的输出端与IR2110芯片电路的输入端连接，IR2110芯片电路的输出端与功率管推挽电路连接，+12V电源加固电路的的输出端分别与IR2110芯片电路、功率管推挽电路、7805输出+5V电源加固电路的输入端连接，7805输出+5V电源加固电路的输出端分别与带死区时间调整的7414反相器电路、IR2110芯片电路的输入端连接，+12V电源加固电路的地及7805输出+5V电源加固电路的地通过磁珠F5相连。具体地，所述带死区时间调整的7414反相器电路包括7414反相器芯片、电位器R1、电位器R2、电容C1、电容C2、二极管D2及二极管D3；外接输入信号连接7414反相器的1脚，7414反相器芯片的14脚接7805输出+5V电源加固电路的输出电源端，7脚接地，2脚、13脚相连，且2脚同时接由电位器R1、电容C1组成RC串联电路，且二极管D1并联与电位器R1之上，电容C1的另一端接地，7414反相器芯片的3脚连接R1与C1之间，4脚、5脚相连，6脚连接后续的IR2110芯片电路低位输入端，12脚外接由电位器R2、电容C2组成RC串联电路，且二极管D2并联与电位器R2之上，电容C2的另一端接地，7414反相器芯片的11脚连接在电位器R2与电容C2之间，7414反相器芯片的10脚、9脚相连，8脚连接后续的IR2110芯片电路高位输入端。具体地，所述IR2110芯片电路包括IR2110芯片、二极管D1、电容C3、电容C4、电容C5；IR2110芯片的1脚连接着后续功率管推挽电路，2脚为接地端与地相连，同时2脚通过电容C5与3脚相连，3脚同时连接着+12V电源加固电路的电源端，并且通过二极管D1与6脚相连，4脚悬空，5脚为高位浮置电源偏移电压，与功率管推挽电路连接，6脚为高位浮置电源电压，其通过电容C4与5脚相连，7脚为高位输出端，其输出与功率管推挽电路连接，8脚悬空，9脚为逻辑电源电压输入端，连接7805输出+5V电源加固电路的输出电源端，10脚为逻辑高位输入端，其与7414芯片中8脚相连，11脚为关断输入端，与地相连，12脚为逻辑低位输入端，其与7414芯片中6脚相连，13脚逻辑电路地电位端，与地相连，同时其通过电容C3与7805输出+5V电源加固电路的输出电源端相连。具体地，所述的功率管推挽电路包括NPN管Q1、PNP管Q2、PNP管Q3、NPN管Q4、电阻R4、电阻R5；将对管中NPN管Q1中e极与PNP管Q2中e极相连接组成推挽结构，其连接处引出X1端口，将NPN管Q1、NPN管Q2两管的b极连接在一起再通过电阻R4与IR2110芯片中7脚连接，NPN管Q1管c极与+12V电源加固电路的电源端连接，NPN管Q2管c极与IR2110芯片中5脚连接同时引出Y1端口，组成了一路推挽电路；将对管中NPN管Q4中e极与PNP管Q3中e极相连接组成推挽结构，其连接处引出X2端口，将NPN管Q3、NPN管Q4两管的b极连接在一起再通过电阻R5与IR2110芯片中1脚连接，NPN管Q4管c极与7805输出+5V电源加固电路的输出电源端相连接，NPN管Q3管c极与地相连接且引出Y2端口，组成了另一路推挽电路。具体地，所述的+12V电源加固电路包括+12V电源、磁珠F3、磁珠F4、电容C14、电容C15、电容C16、电容C17；+12V电源经由两个磁珠F3、磁珠F4及电容C14、电容C15、电容C16、电容C17组成的两级π型滤波器进行加固。具体地，所述的7805输出+5V电源加固电路包括7805稳压芯片、磁珠F1、磁珠F2、电容C6、电容C7、电容C8、电容C9；+12V电源加固电路的电源端接在7805稳压芯片输入端VI，再经由两个磁珠F1、磁珠F2及电容C6、电容C7、电容C8、电容C9组成的两级π型滤波器进行电源加固消除干扰，输出端VO输出+5V电压。一种电路板，包括所述的加固型的功率管驱动芯片电路，整体电路在PCB布局上采用四层板设计，第一层布局IR2110芯片电路，第二层布局地，第三层布局+12V电源加固电路及7805输出+5V电源加固电路，第四层布局带死区时间调整的7414反相器电路及功率管推挽电路。本技术的有益效果是：本技术方案的实现可以有效提高功率管驱动芯片电路中电流大小及带负载能力更强，进而使功率管开通、关闭时间更短。运用电源滤波增强电源完整性及PCB四层板的设计，提高驱动芯片抗干扰能力，最大限度的发挥驱动芯片综合效能，对强干扰的驱动电路设计提供一种新的综合解决方案。此思路还可以推广运用至各种集成芯片中，对芯片进行二次集成及加固，提成芯片的综合性能。附图说明图1为本技术的连接框图；图2为本技术的电路连接图。具体实施方式下面结合附图和具体实施例，对本技术做进一步的说明。实施例1：如图1、2所示，一种加固型的功率管驱动芯片电路，包括带死区时间调整的7414反相器电路、IR2110芯片电路、功率管推挽电路、+12V电源加固电路及7805输出+5V电源加固电路；外接输入信号与带死区时间调整的7414反相器电路的输入端连接，带死区时间调整的7414反相器电路的输出端与IR2110芯片电路的输入端连接，IR2110芯片电路的输出端与功率管推挽电路连接，+12V电源加固电路的的输出端分别与IR2110芯片电路、功率管推挽电路、7805输出+5V电源加固电路的输入端连接，7805输出+5V电源加固电路的输出端分别与带死区时间调整的7414反相器电路、IR2110芯片电路的输入端连接，+12V电源加固电路的地及7805输出+5V电源加固电路的地通过磁珠F5相连，功率管推挽电路与后续的功率管连接。进一步地，如图2所示，所述带死区时间调整的本文档来自技高网...

【技术保护点】
1.一种加固型的功率管驱动芯片电路，其特征在于:包括带死区时间调整的7414反相器电路、IR2110芯片电路、功率管推挽电路、+12V电源加固电路及7805输出+5V电源加固电路；/n外接输入信号与带死区时间调整的7414反相器电路的输入端连接，带死区时间调整的7414反相器电路的输出端与IR2110芯片电路的输入端连接，IR2110芯片电路的输出端与功率管推挽电路连接，+12V电源加固电路的输出端分别与IR2110芯片电路、功率管推挽电路、7805输出+5V电源加固电路的输入端连接，7805输出+5V电源加固电路的输出端分别与带死区时间调整的7414反相器电路、IR2110芯片电路的输入端连接，+12V电源加固电路的地及7805输出+5V电源加固电路的地通过磁珠F5相连。/n

【技术特征摘要】
1.一种加固型的功率管驱动芯片电路，其特征在于:包括带死区时间调整的7414反相器电路、IR2110芯片电路、功率管推挽电路、+12V电源加固电路及7805输出+5V电源加固电路；
外接输入信号与带死区时间调整的7414反相器电路的输入端连接，带死区时间调整的7414反相器电路的输出端与IR2110芯片电路的输入端连接，IR2110芯片电路的输出端与功率管推挽电路连接，+12V电源加固电路的输出端分别与IR2110芯片电路、功率管推挽电路、7805输出+5V电源加固电路的输入端连接，7805输出+5V电源加固电路的输出端分别与带死区时间调整的7414反相器电路、IR2110芯片电路的输入端连接，+12V电源加固电路的地及7805输出+5V电源加固电路的地通过磁珠F5相连。


2.根据权利要求1所述的一种加固型的功率管驱动芯片电路，其特征在于：所述带死区时间调整的7414反相器电路包括7414反相器芯片、电位器R1、电位器R2、电容C1、电容C2、二极管D2及二极管D3；
外接输入信号连接7414反相器的1脚，7414反相器芯片的14脚接7805输出+5V电源加固电路的输出电源端，7脚接地，2脚、13脚相连，且2脚同时接由电位器R1、电容C1组成RC串联电路，且二极管D1并联与电位器R1之上，电容C1的另一端接地，7414反相器芯片的3脚连接R1与C1之间，4脚、5脚相连，6脚连接后续的IR2110芯片电路低位输入端，12脚外接由电位器R2、电容C2组成RC串联电路，且二极管D2并联与电位器R2之上，电容C2的另一端接地，7414反相器芯片的11脚连接在电位器R2与电容C2之间，7414反相器芯片的10脚、9脚相连，8脚连接后续的IR2110芯片电路高位输入端。


3.根据权利要求2所述的一种加固型的功率管驱动芯片电路，其特征在于：所述IR2110芯片电路包括IR2110芯片、二极管D1、电容C3、电容C4、电容C5；
IR2110芯片的1脚连接着后续功率管推挽电路，2脚为接地端与地相连，同时2脚通过电容C5与3脚相连，3脚同时连接着+12V电源加固电路的电源端，并且通过二极管D1与6脚相连，4脚悬空，5脚为高位浮置电源偏移电压，与功率管推挽电路连接，6脚为高位浮置电源电压，其通过电容C4与5脚相连，7脚为高位输出端，其输出与功率管推挽电路连接，8脚悬空，9脚为逻辑电源电压输入端，连接7805输出+5V电源加固电路的输出电源端，10脚...

【专利技术属性】
技术研发人员：谢佳明，金建辉，谢鹤龄，
申请(专利权)人：昆明理工大学，
类型：新型
国别省市：云南;53