半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中，半导体器件包括：基底，所述基底包括相邻的第一区和第二区，所述第一区基底表面具有第一栅极结构，所述第二区基底表面具有第二栅极结构；分别位于所述第一栅极结构两侧基底内的第一开口；分别位于所述第二栅极结构两侧基底内的第二开口，所述第一开口的深度与第二开口的深度不同；位于所述第一开口内的第一源漏掺杂层；位于所述第二开口内的第二源漏掺杂层。所述半导体器件的性能较好。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体器件及其形成方法。
技术介绍
场效应晶体管性能的主要影响因素包括载流子的迁移率，这是由于：载流子的迁移率会影响沟道中电流的大小。场效应晶体管中载流子迁移率的下降不仅会降低晶体管的切换速度，而且还会使开和关时的电阻差异缩小。因此，在互补金属氧化物半导体场效应晶体管(CMOS)的发展中，有效提高载流子迁移率一直都是晶体管结构设计的重点之一。常规上，CMOS器件制造技术中将P型金属氧化物半导体场效应晶体管(PMOS)和N型金属氧化物半导体场效应晶体管(NMOS)分开处理，例如，在PMOS器件的制造方法中采用压应力材料，而在NMOS器件中采用张应力材料，以向沟道区施加适当的应力，从而提高载流子的迁移率。其中，PMOS器件采用嵌入式锗硅(SiGe)技术，硅锗能够对沟道区施加适当的压应力，以提高空穴的迁移率。目前，存在两种锗硅应力引入技术，一种是在PMOS晶体管的源/漏区形成锗硅应力层，另一种是在栅极结构的正下方、在沟道区中形成锗硅应力层。然而，现有技术形成的半导体器件的性能仍较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述技术问题，本专利技术提供一种半导体器件，包括：基底，所述基底包括相邻的第一区和第二区，所述第一区基底表面具有第一栅极结构，所述第二区基底表面具有第二栅极结构；分别位于所述第一栅极结构两侧基底内的第一开口；分别位于所述第二栅极结构两侧基底内的第二开口，所述第一开口的深度与第二开口的深度不同；位于所述第一开口内的第一源漏掺杂层；位于所述第二开口内的第二源漏掺杂层。可选的，所述第一开口的深度大于第二开口的深度。可选的，所述第一开口的深度小于第二开口的深度。可选的，所述第一开口与第二开口的深度差大于3纳米。可选的，所述第一区用于形成PMOS晶体管，所述第二区用于形成NMOS晶体管；所述第一源漏掺杂层的材料包括硅锗，所述第一源漏掺杂层内具有第一掺杂离子，所述第一掺杂离子为P型离子；所述第二源漏掺杂层的材料包括碳化硅，所述第二源漏掺杂层内具有第二掺杂离子，所述第二掺杂离子为N型离子。可选的，所述第一开口底部的晶向为<100>，所述第一开口侧壁的晶向为<111>；所述第二开口底部的晶向为<100>，所述第二开口侧壁的晶向为<110>。可选的，所述基底包括衬底、位于第一区衬底表面的第一鳍部以及位于第二区衬底表面的第二鳍部；所述第一栅极结构横跨所述第一鳍部；所述第二栅极结构横跨第二鳍部；所述第一鳍部与第二鳍部相邻且相互平行。可选的，沿垂直于第一鳍部的延伸方向上，第一开口贯穿第一鳍部；沿垂直于第二鳍部的延伸方向上，第二开口贯穿第二鳍部。相应的，本专利技术还提供一种半导体器件的形成方法，包括：提供基底，所述基底包括相邻对第一区和第二区，所述第一区基底表面具有第一栅极结构，所述第二区基底表面具有第二栅极结构；在所述第一栅极结构两侧基底内形成第一开口；在所述第二栅极结构两侧基底内形成第二开口，所述第一开口对深度与第二开口对深度不同；在所述第一开口内形成第一源漏掺杂层；在所述第二开口内形成第二源漏掺杂层。可选的，形成第一源漏掺杂层之后，形成第二开口。可选的，所述第一开口和第一源漏掺杂层的形成方法包括：在所述基底和第二栅极结构的表面形成第一图形化层，所述第一图形化层暴露出第一区基底；以所述第一图形化层为掩膜，在所述第一栅极结构两侧的基底内形成第一开口；在所述第一开口内形成第一源漏掺杂层。可选的，形成第一源漏掺杂层之后，形成第二开口之前，还包括：去除所述第一图形化层；所述第二开口和第二源漏掺杂层的形成方法包括：在所述基底、第一源漏掺杂层和第一栅极结构的表面形成第二图形化层，所述第二图形化层暴露出第二区基底；以所述第二图形化层为掩膜，在所述第二栅极结构两侧的基底内形成第二开口；在所述第二开口内形成第二源漏掺杂层。可选的，形成第一源漏掺杂层之前，形成第二开口。可选的，所述第一开口的深度大于第二开口的深度。可选的，所述第一开口的深度小于第二开口的深度。可选的，所述第一开口与第二开口的深度差大于3纳米。可选的，所述第一区用于形成PMOS晶体管，所述第二区用于形成NMOS晶体管；所述第一源漏掺杂层的材料包括硅锗，所述第一源漏掺杂层内具有第一掺杂离子，所述第一掺杂离子为P型离子；所述第二源漏掺杂层的材料包括碳化硅，所述第二源漏掺杂层内具有第二掺杂离子，所述第二掺杂离子为N型离子。可选的，所述第一开口的形成方法包括：以所述第一图形化层为掩膜，在所述第一栅极结构两侧的基底内形成第一初始开口；去除所述第一初始开口侧壁和底部部分的基底，形成第一开口；以所述第一图形化层为掩膜，所述第一初始开口的工艺包括干法刻蚀工艺；去除所述第一初始开口侧壁和底部部分的基底的工艺包括湿法刻蚀工艺。可选的，以所述第二图形化层为掩膜，在所述第二栅极结构两侧的基底内形成第二开口的工艺包括干法刻蚀工艺。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体器件中，所述第一开口用于后续容纳第一源漏掺杂层，所述第二开口用于后续容纳第二源漏掺杂层。由于第一开口和第二开口的深度不同，使得第一源漏掺杂层与第二源漏掺杂层发生错位，则在保证所述第一源漏掺杂层和第二源漏掺杂层不易接触的前提下，所述第一源漏掺杂区和第二源漏掺杂区的体积均能够生长的较大。所述第一源漏掺杂区的体积较大，有利于提高第一源漏掺杂区对第一区器件沟道的应力，提高第一区器件沟道载流子的迁移率。同样的，所述第二源漏掺杂区的体积较大，有利于提高第二源漏掺杂区对第二区器件沟道应力，提高第二区器件沟道载流子的迁移率。综上，所述方法在保证第一源漏掺杂层与第二源漏掺杂层不接触的前提下，能够同时提高第一源漏掺杂层和第二源漏掺杂层的体积。附图说明图1和图2是一种半导体器件的结构示意图；图3至图10是本专利技术半导体器件的形成方法一实施例各步骤的结构示意图。具体实施方式正如
技术介绍
所述，半导体器件的性能较差。图1和图2是一种半导体器件的结构示意图。请参考图1和图2，图2是图1沿A-A1线和B-B1线的截面结构示意图，基底100，所述基底100包括相邻的第一区Ⅰ和第二区Ⅱ，所述第一区Ⅰ和第二区Ⅱ基底100表面分别具有若干个鳍部105，且第一区Ⅰ的鳍部105与第二区Ⅱ的鳍部105相邻且平行排列；横跨第一区Ⅰ鳍部105的第一栅极结构101；横跨所述第二区Ⅱ鳍部105的第二栅极结构102；分别位于所述第一栅极结构101两侧鳍部105内的第一开口(图中未标出)；分别位于所述第二栅极结构102两侧鳍部105内的第二开口(图中未标出)；位于所述第一开口内的第一源漏掺杂层103；位于所述第二开口内的第二源漏掺杂层104。上述半导本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n基底，所述基底包括相邻的第一区和第二区，所述第一区基底表面具有第一栅极结构，所述第二区基底表面具有第二栅极结构；/n分别位于所述第一栅极结构两侧基底内的第一开口；/n分别位于所述第二栅极结构两侧基底内的第二开口，所述第一开口的深度与第二开口的深度不同；/n位于所述第一开口内的第一源漏掺杂层；/n位于所述第二开口内的第二源漏掺杂层。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
基底，所述基底包括相邻的第一区和第二区，所述第一区基底表面具有第一栅极结构，所述第二区基底表面具有第二栅极结构；
分别位于所述第一栅极结构两侧基底内的第一开口；
分别位于所述第二栅极结构两侧基底内的第二开口，所述第一开口的深度与第二开口的深度不同；
位于所述第一开口内的第一源漏掺杂层；
位于所述第二开口内的第二源漏掺杂层。


2.如权利要求1所述的半导体器件，其特征在于，所述第一开口的深度大于第二开口的深度。


3.如权利要求1所述的半导体器件，其特征在于，所述第一开口的深度小于第二开口的深度。


4.如权利要求2或3所述的半导体器件，其特征在于，所述第一开口与第二开口的深度差大于3纳米。


5.如权利要求1所述的半导体器件，其特征在于，所述第一区用于形成PMOS晶体管，所述第二区用于形成NMOS晶体管；所述第一源漏掺杂层的材料包括硅锗，所述第一源漏掺杂层内具有第一掺杂离子，所述第一掺杂离子为P型离子；所述第二源漏掺杂层的材料包括碳化硅，所述第二源漏掺杂层内具有第二掺杂离子，所述第二掺杂离子为N型离子。


6.如权利要求5所述的半导体器件，其特征在于，所述第一开口底部的晶向为<100>，所述第一开口侧壁的晶向为<111>；所述第二开口底部的晶向为<100>，所述第二开口侧壁的晶向为<110>。


7.如权利要求1所述的半导体器件，其特征在于，所述基底包括衬底、位于第一区衬底表面的第一鳍部以及位于第二区衬底表面的第二鳍部；所述第一栅极结构横跨所述第一鳍部；所述第二栅极结构横跨第二鳍部；所述第一鳍部与第二鳍部相邻且相互平行。


8.如权利要求7所述的半导体器件，其特征在于，沿垂直于第一鳍部的延伸方向上，第一开口贯穿第一鳍部；沿垂直于第二鳍部的延伸方向上，第二开口贯穿第二鳍部。


9.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底包括相邻对第一区和第二区，所述第一区基底表面具有第一栅极结构，所述第二区基底表面具有第二栅极结构；
在所述第一栅极结构两侧基底内形成第一开口；
在所述第二栅极结构两侧基底内形成第二开口，所述第一开口对深度与第二开口对深度不同；
在所述第一开口内形成第一源漏掺杂层；
在所述第二开口内形成第二源漏掺杂层。


10...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31