本发明专利技术涉及一种功率半导体器件低热阻封装结构及其制作方法，该封装结构包括在压接塑封体中依次设置的电极互联片、功率芯片和引线框架，所述电极互联片与功率芯片之间的电极压接区域设有压接缓冲层，所述电极互联片与引线框架之间通过引脚焊接层连接，所述引线框架的芯片固晶区周边设有若干塑封体锚固孔。与现有技术相比，本发明专利技术实现芯片与电极互联片和引线框架间可靠的电热应力压接，压接塑封体与引线框架间形成温度补偿型贯通式刚性连接，构成芯片的双面散热通道，使器件获得在极端工作条件下更加优良的电热特性和宽泛的安全工作区域。
【技术实现步骤摘要】
一种功率半导体器件低热阻封装结构及其制作方法
本专利技术涉及半导体芯片无引线压接式封装技术，尤其是涉及一种功率半导体器件低热阻封装结构及其制作方法。
技术介绍
半导体芯片无引线压接式封装是半导体功率芯片一种高可靠性的封装形式，主要应用于大功率器件的封装，诸如：功率IC、MOSFET和IGBT器件。相对于焊接封装，压接式封装具有结构紧凑的优点，可实现双面散热，完全消除了传统焊接式IGBT技术中与键合线和焊接层相关的失效形式，主要应用在MOSFET和IGBT大功率模块(IPM)的封装，但半导体芯片分立器件方面的应用未见报道。目前主要有两种压接技术形式：1、弹簧压接式，以ABB公司为代表并拥有专利；2、凸台压接式，以TOSHIBA、WESTCODE、DYNEX和中车时代电器公司为代表。以上有两种压接技术形式的压接功能实现的技术结构均由附加机械式压力元件而构成，其不足之处在于：A、引入了外部压力以及弹簧，存在一些由于压力不均匀或弹簧疲劳带来的失效隐患，制约了其时效可靠性的提高。B、由于附加机械式压力元件机构的限制，使压接技术无法在对结构尺寸要求苛刻的功率IC和分立器件封装方面得以应用。C、大功率模块(IPM)的封装为非气密性封装，模块内部通过灌注硅凝胶或环氧树脂等绝缘材料来隔离芯片与外界环境(水、气、灰尘)的接触，但灌注材料通常也隔绝了热量的传递，并在长期工作过程中出现隔离效果退化的现象。目前，由于半导体芯片材料由第一代向第三代宽禁带材料的升级，加之半导体功率芯片器件功率密度日益增大和对使用环境要求日益提高，现有的器件结构和以热固型塑封材料及注压成型(传递模塑成型)封装工艺制造的器件，因材料、结构和工艺固有特性的限制，已无法发挥第三代宽禁带材料芯片175℃以上工作结温的优良特性，也无法满足大功率器件的可靠性要求，进而限制了第三代半导体器件性价比优势的拓展和高阶功率器件的产业化进程。鉴于以上原因，只有从封装的结构、材料及制程工艺上进行全方位的创新，才能满足促进现代半导体产业的发展要求。
技术实现思路
本专利技术的目的就是为了克服上述现有技术存在的缺陷而提供一种功率半导体器件低热阻封装结构及其制作方法。本专利技术的目的可以通过以下技术方案来实现：一种功率半导体器件低热阻封装结构，包括在压接塑封体中依次设置的电极互联片、功率芯片和引线框架，所述电极互联片与功率芯片之间的电极压接区域设有压接缓冲层，所述电极互联片与引线框架之间通过引脚焊接层连接，所述引线框架的芯片固晶区周边设有若干塑封体锚固孔。优选的，所述功率芯片与引线框架之间的芯片固晶区设有压接焊固晶层。优选的，所述电极互联片在电极压接区域之间朝向引线框架的一侧设有耐高温电绝缘涂层。优选的，所述电极互联片为具有电导通和热扩散双重功能的电极互联散热片。优选的，所述压接塑封体与引线框架间形成温度补偿型贯通式刚性连接。优选的，所述压接塑封体采用热塑型高分子材料。优选的，所述压接缓冲层具体为压接应变缓冲合金层。一种功率半导体器件低热阻封装结构的制作方法，包括：S1、在所述电极互联片的电极压接区域分别制作出压接缓冲层和压接焊固晶层，在所述引线框架的芯片固晶区制作出压接焊固晶层，并在芯片固晶区周边加工出若干塑封体锚固孔；S2、将电极互联片、功率芯片和引线框架按规定位置要求装入定位治具，放入真空压接焊机完成固晶焊接、电极共晶焊接以及压接缓冲层共面接合，制作出器件内芯部件；S3、将所述器件内芯部件按规定位置要求装入注塑模具，注入热塑型高分子材料，使压接塑封体通过塑封体锚固孔与器件内芯部件成为刚性整体，冷却后完成器件的塑封。优选的，所述注塑模具为无重熔高温高压注塑模具，S2中采用高温高压方式注入热塑型高分子材料。优选的，所述S1还包括：在所述电极互联片的电极压接区域之间朝向引线框架的一侧制作出耐高温电绝缘涂层。与现有技术相比，本专利技术具有以下优点：1、将形成芯片输出输入电极与互联系统的压力接触性连接的压接作用力的来源，由来自外部附加的机械式压力元件，改变为器件内部相关结构材料热应变差异性而形成的应变力，实现芯片与电极互联片和引线框架间可靠的电热应力压接，压接塑封体与引线框架间形成温度补偿型贯通式刚性连接，构成芯片的双面散热通道，使器件获得在极端工作条件下更加优良的电热特性和宽泛的安全工作区域。2、由于压接塑封体采用的高分子多元材质结构的热应变差异性而形成的应变力的补偿恢复特性，远优于单元机械性弹性元件，可大幅度减少器件由于压力不均匀或弹簧疲劳带来的失效隐患。3、本专利技术采用无引线压接面和压接应变缓冲合金层、耐高温低介电绝缘涂层，大幅度降低了封装寄生效应，提高了器件的工作可靠性。4、电极互联片采用电极互联与散热的同体结构，与高强度、高导热、高绝缘压接塑封体构成高效的导热通道。5、压接缓冲层可以补偿压接压力差的温度影响，隔阻电极互联片电极压接区Cu离子向芯片电极欧姆接触区扩散，降低芯片低击穿的可能。6、由于本封装结构取消了附加机械式元件，不采用常规的热固型高分子材料和注压成型(传递模塑成型)工艺，消除了结构的限制，将使压接式封装技术在对结构尺寸要求苛刻的功率IC和分立器件封装方面得以应用。附图说明图1为本专利技术封装结构的主视图；图2为图1中A-A方向的剖视图；图3为图1中B-B方向的剖视图。图中标注：1、引线框架，2、功率芯片，3、电极互联片，4、压接塑封体，5、耐高温电绝缘涂层，6、压接缓冲层，7、压接焊固晶层，8、引脚焊接层，9、塑封体锚固孔。具体实施方式下面结合附图和具体实施例对本专利技术进行详细说明。本实施例以本专利技术技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本专利技术的保护范围不限于下述的实施例。实施例如图1所示，本申请提出一种功率半导体器件低热阻封装结构，包括在压接塑封体4中依次设置的电极互联片3、功率芯片2和引线框架1。电极互联片3与功率芯片2之间的电极压接区域设有压接缓冲层6，本实施例具体为压接应变缓冲合金层，可以补偿压接压力差的温度影响，隔阻电极互联片3的电极压接区Cu离子向芯片电极欧姆接触区扩散，降低芯片低击穿的可能。引线框架1的芯片固晶区周边设有若干塑封体锚固孔9，使压接塑封体4通过塑封体锚固孔9与器件内芯部件成为刚性整体。电极互联片3与引线框架1之间通过引脚焊接层8连接，实现功率芯片2输入输出的电连接。压接塑封体4采用热塑型高分子材料。压接塑封体4的材料在高温高压条件下的再结晶材质热膨胀系数(CTE)与相关异质嵌入件材料CTE的差异所形成的应力差，将产生大于10MPa的压力，实现芯片电极与芯片互联片的可靠压接。电极互联片3为具有电导通和热扩散双重功能的电极互联散热片，减少芯片工作中产生热积聚的可能。电极互联片3在电极压接区域之间朝向引本文档来自技高网...
【技术保护点】
1.一种功率半导体器件低热阻封装结构，其特征在于，包括在压接塑封体(4)中依次设置的电极互联片(3)、功率芯片(2)和引线框架(1)，所述电极互联片(3)与功率芯片(2)之间的电极压接区域设有压接缓冲层(6)，所述电极互联片(3)与引线框架(1)之间通过引脚焊接层(8)连接，所述引线框架(1)的芯片固晶区周边设有若干塑封体锚固孔(9)。/n
【技术特征摘要】
1.一种功率半导体器件低热阻封装结构，其特征在于，包括在压接塑封体(4)中依次设置的电极互联片(3)、功率芯片(2)和引线框架(1)，所述电极互联片(3)与功率芯片(2)之间的电极压接区域设有压接缓冲层(6)，所述电极互联片(3)与引线框架(1)之间通过引脚焊接层(8)连接，所述引线框架(1)的芯片固晶区周边设有若干塑封体锚固孔(9)。
2.根据权利要求1所述的一种功率半导体器件低热阻封装结构，其特征在于，所述功率芯片(2)与引线框架(1)之间的芯片固晶区设有压接焊固晶层(7)。
3.根据权利要求1所述的一种功率半导体器件低热阻封装结构，其特征在于，所述电极互联片(3)在电极压接区域之间朝向引线框架(1)的一侧设有耐高温电绝缘涂层(5)。
4.根据权利要求1所述的一种功率半导体器件低热阻封装结构，其特征在于，所述电极互联片(3)为具有电导通和热扩散双重功能的电极互联散热片。
5.根据权利要求1所述的一种功率半导体器件低热阻封装结构，其特征在于，所述压接塑封体(4)与引线框架(1)间形成温度补偿型贯通式刚性连接。
6.根据权利要求1所述的一种功率半导体器件低热阻封装结构，其特征在于，所述压接塑封体(4)采用热塑型高分子材料。
7.根据权利要...
【专利技术属性】
技术研发人员：马明驼，管安琪，鲜明，
申请(专利权)人：上海共晶电子科技有限公司，芜湖鼎联电子科技有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。