一种基于共享子矩阵的自适应低密度奇偶校验码编码方法技术

本发明专利技术公开了一种基于共享子矩阵的自适应低密度奇偶校验码编码方法。构造不同码字长度的LDPC纠错码需要构造不同大小的校验矩阵，增加了硬件开销和复杂度。本发明专利技术首先根据闪存块可编程擦写周期的变化规律，先构造信息长度为2KB的校验矩阵，以2KB长度为纠错单位进行编码。然后构造信息长度为4KB的校验矩阵，在构造的过程中，以2KB的校验矩阵为基准，作为4KB的校验矩阵的子矩阵，进行行和列扩展，以此构造信息长度为4KB的校验矩阵。以4KB的校验矩阵进行编码具有较高的纠错能力，能够降低译码迭代次数和软译码的使用，降低硬件复杂度的同时提升系统性能。

【技术实现步骤摘要】
一种基于共享子矩阵的自适应低密度奇偶校验码编码方法
本专利技术属于固态盘存储
，更具体地，涉及一种基于共享子矩阵的自适应低密度奇偶校验码编码方法。
技术介绍
闪存具有非易失性和大容量等优势广泛用于计算机、智能手机等作为存储设备。尤其是对三维(3-dimentional,简称3D)堆叠闪存来说，已经成为当前主流的大容量存储设备。闪存具有大存储容量的同时，牺牲了数据存储可靠性。为了提升数据存储可靠性，低密度奇偶校验(LowDensityParityCheck,简称LDPC)作为主流的纠错码广泛用于3D堆叠闪存。为了适应闪存不同可编程擦写周期的变化，变码长的LDPC纠错码被构造。进行变码长的LDPC编码需要预前构造不同大小的校验矩阵，增加了硬件开销和复杂度。然而，在现有的变长LDPC编码过程中，利用不同的校验矩阵进行编码，增加了编码复杂度和硬件实现开销。
技术实现思路
针对现有技术的以上缺陷或改进需求，本专利技术提供了一种基于共享子矩阵的自适应低密度奇偶校验码编码方法，其目的在于，首先根据闪存块可编程擦写周期的变化，构造信息长度为2KB的校验矩阵，使用构造的2KB的校验矩阵进行编码。当闪存块可编程擦写周期超出一定阈值后，构造信息长度为4KB的校验矩阵，在构造的过程中，以2KB的校验矩阵作为子矩阵，进行行和列的扩展，以构造出长度为4KB的校验矩阵。所构造的4KB校验矩阵中保含2KB的共享子矩阵，在编码的过程中，可以根据闪存块的变化，自适应的选取不同的校验矩阵进行编码，降低硬件实现复杂度，提高闪存系统性能的同时节省编码带来的硬件开销。采取的具体技术方案如下：一种基于共享子矩阵的自适应低密度奇偶校验码编码方法，应用在闪存系统中，包括以下步骤：(1)采用计算机搜索算法随机生成信息长度为2KB的LDPC校验矩阵Qm×n；(2)以已经构造的信息长度为2KB的LDPC校验矩阵作为共享子矩阵，进行信息长度为4KB的LDPC校验矩阵的构造，具体构造规则为对共享子矩阵进行行列扩展，扩展规则为随机生成具有和子矩阵Qij具有相同大小的仅含0或1元素的矩阵；(3)上层主机给闪存控制器发送顺序写命令，控制器根据所记录的闪存块可编程擦写循环次数的多少，判断可编程擦写循环是否超出阈值；(4)如果可编程擦写循环次数小于阈值；(5)以信息长度2KB作为纠错单位，并选用信息长度2KB的校验矩阵进行LDPC编码操作；(6)如果可编程擦写循环次数大于阈值；(7)以信息长度4KB作为纠错单位，并选用信息长度4KB的校验矩阵进行LDPC编码操作。进一步，上述步骤(1)中的校验矩阵形式为：其中，Qij(1≤i≤m,1≤j≤n)为仅含0和1元素的类循环校验子矩阵。进一步，上述步骤(2)构造的信息长度为4KB的校验矩阵为：进一步，上述步骤(3)中，闪存块的可编程擦写循环阈值设为7000次。进一步，上述步骤(5)中具体的编码规则为：其中I2k表示信息长度为2KB的比特流。进一步，上述步骤(7)中的具体的编码规则为：其中I4k表示信息长度为4KB的比特流。总体而言，本专利技术所提供的技术方案与现有技术相比，能够取得下列有益效果：(1)本专利技术的方法能够降低LDPC编码带来的硬件开销和复杂度。(2)本专利技术能够根据闪存块可编程擦写周期的变化，自适应的选取不同校验矩阵进行编码，最大化的提升闪存系统性能和降低空间使用开销。(3)本专利技术矩阵构造规则简单易于硬件实现。附图说明图1为本专利技术一种基于共享子矩阵的自适应低密度奇偶校验码编码方法的设计结构图。图2为本专利技术一种基于共享子矩阵的自适应低密度奇偶校验码编码方法的流程图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。本专利技术的设计结构图如图1所示，当闪存块可编程擦写周期小于给定的阈值时，首先构造信息长度为2KB的校验矩阵，然后以2KB信息长度为纠错单位进行LDPC编码操作。当闪存块可编程擦写周期大于给定的阈值时，以信息长度2KB的校验矩阵作为共享子矩阵进行行列扩展，构造信息长度为4KB的校验矩阵，以4KB作为纠错单位进行编码操作。本专利技术能够根据闪存块可编程擦写周期的变化自适应地选取合适的信息长度作为纠正单元，最大化地节省存储空间，提升闪存系统性能和降低硬件实现复杂度和开销。如图2所示，本专利技术一种基于共享子矩阵的自适应低密度奇偶校验码编码方法，其是应用在闪存系统中，且包括以下步骤：(1)采用计算机搜索算法随机生成信息长度为2KB的LDPC校验矩阵Qm×n，具体而言，校验矩阵形式为：其中，Qij(1≤i≤m,1≤j≤n)为仅含0和1元素的类循环校验子矩阵。本步骤的优点在于：首先构造信息长度为2KB的校验矩阵有利于在闪存可编程擦写周期较少时提升编解码效率和降低空间开销。(2)以已经构造的信息长度为2KB的LDPC校验矩阵作为共享子矩阵，进行信息长度为4KB的LDPC校验矩阵的构造，具体构造规则为对共享子矩阵进行行列扩展，扩展规则为随机生成具有和子矩阵Qij具有相同大小的仅含0或1元素的矩阵。具体而言，构造的信息长度为4KB的校验矩阵为：本步骤的优点在于：构造的信息长度为2KB和4KB进行LDPC校验矩阵的构造，符合当前的闪存纠错需求，2KB和4KB作为主流的纠错单位广泛用于各大闪存系统中。(3)上层主机给闪存控制器发送顺序写命令，控制器根据所记录的闪存块可编程擦写循环次数的多少，判断可编程擦写循环是否超出阈值。具体而言，闪存块的可编程擦写循环阈值设为7000次。本步骤的优点在于：根据闪存可编程擦写循环次数的变化能够自适应地选取合适的纠错单位进行编码。(4)如果可编程擦写循环次数小于阈值7000。(5)以信息长度2KB作为纠错单位，并选用信息长度2KB的校验矩阵进行LDPC编码操作。具体的编码规则为：其中I2k表示信息长度为2KB的比特流。本步骤的优点在于：当可编程擦写循环次数小于一定的阈值时，首先选用2KB作为纠错单位有利于节省存储空间和提升编码效率及系统性能。(6)如果可编程擦写循环次数大于阈值7000。(7)以信息长度4KB作为纠错单位，并选用信息长度4KB的校验矩阵进行LDPC编码操作。具体的编码规则为：其中I4k表示信息长度为4KB的比特流。本步骤的优点在于：当可编程擦写循环次数大于一定的阈值时，选用4KB作为纠错单位，能够提升译码纠错能力，减少LDPC软判决译码的调用，有利于降低软判决电平的使用和译码读延迟。本领域的技术人员容易理解，以上所述仅为本专利技术的较本文档来自技高网...

【技术保护点】
1.一种基于共享子矩阵的自适应低密度奇偶校验码编码方法，应用在闪存系统中，其特征在于，所述方法包括以下步骤：/n(1)采用计算机搜索算法随机生成信息长度为2KB的LDPC校验矩阵Q

【技术特征摘要】
1.一种基于共享子矩阵的自适应低密度奇偶校验码编码方法，应用在闪存系统中，其特征在于，所述方法包括以下步骤：
(1)采用计算机搜索算法随机生成信息长度为2KB的LDPC校验矩阵Qm×n；
(2)以已经构造的信息长度为2KB的LDPC校验矩阵作为共享子矩阵，进行信息长度为4KB的LDPC校验矩阵的构造，具体构造规则为对共享子矩阵进行行列扩展，扩展规则为随机生成具有和子矩阵Qij具有相同大小的仅含0或1元素的矩阵；
(3)上层主机给闪存控制器发送顺序写命令，控制器根据所记录的闪存块可编程擦写循环次数的多少，判断可编程擦写循环是否超出阈值；
(4)如果可编程擦写循环次数小于阈值；
(5)以信息长度2KB作为纠错单位，并选用信息长度2KB的校验矩阵进行LDPC编码操作；
(6)如果可编程擦写循环次数大于阈值；
(7)以信息长度4KB作为纠错单位，并选用信息长度4KB的校验矩阵进行LDPC编码操作。


2.根据权利要求1所述的一种基于共享...

【专利技术属性】
技术研发人员：吴佳，李礼，陈佳，苗诗君，余云，杨冀，季峰，叶韬，
申请(专利权)人：上海威固信息技术股份有限公司，
类型：发明
国别省市：上海;31