一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构及其制备方法技术

本发明专利技术公开了一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构及其制备方法，将栅间隔离介质的热氧化生长和栅氧化层的热生长分开进行，创新出一种新的热氧化栅间隔离介质生产方法，使得栅间隔离介质厚度不受栅氧厚度的影响，同时避免了常规热生长方法生产栅间隔离介质缺陷导致栅源漏电及栅源电容大等诸多问题。栅极氧化厚度不影响栅间隔离介质的厚度和质量，可根据器件参数要求自由选择栅氧化层厚度，解决了栅源漏电问题并且降低了栅源电容，增强了器件的开关速度，极大的提升了MOSFET高频开关电源领域的适用性。

【技术实现步骤摘要】
一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构及其制备方法
本专利技术属于半导体器件及半导体制造
，特别涉及一种分裂栅MOSFET栅间隔离介质的热氧化生长新方法。
技术介绍
分裂栅MOSFET(SplitGateMOSFET，缩写SGT-MOSFET)功率器件，是一种基于传统沟槽式MOSFET(U-MOSFET)的改进型的沟槽式功率MOSFET。相比于传统沟槽式MOSFET功率器件，它的开关速度更快，开关损耗更低，具有更好的器件性能。传统沟槽MOSFET在深沟槽内只有一层多晶硅，而分裂栅MOSFET采用的是电荷耦合结构，即分裂栅MOSFET的深沟槽具有两层多晶硅，上层多晶硅为栅极，下层多晶硅为源极，如图1所示。栅，源两层多晶硅间靠一层二氧化硅薄膜IPO(InterPolyOxide)起到栅、源间的隔离作用，该薄膜的厚度、均匀性、致密性等直接决定了栅源间的隔离效果和栅源间漏电流，若栅隔离氧化膜厚度不足或出现空洞，将对器件栅源漏电产生不良影响。目前栅间隔离介质的做法主要有热生长二氧化硅（Thermaloxide）和高密度等离子体化学气相淀积（HDPCVD，HighDensityPlasmaChemicalVaporDeposition）两种方式进行，如图1传统的分裂栅MOSFET栅氧化层（GOX）和栅间隔离介质层（IPO）的一次热氧化生长纵向剖面示意图所示，热生长二氧化硅的方式是在底部垫氧（LinerOxide）湿法腐蚀后使用热生长的方式在源极多晶柱上及沟槽侧壁进行栅间隔离氧化层和栅氧化层（GOX）的生长，具有工艺流程简单，成本低，沟道长度均匀性控制好等的优点，但由于底部垫氧的湿法腐蚀具有各项同性的特质，经腐蚀后源极多晶会形成一个多晶柱，由于该多晶柱的尺寸狭窄，多晶刻蚀后的形状不规则性，以及栅间隔离介质（IPO）生长厚度受栅氧化层(GOX)厚度的限制（1000A以内），该热氧化二氧化硅薄层质量很容易出现问题，发生空洞或层裂进而引发栅源漏电的增加或失效。目前解决该问题的方法有采用高密度等离子体气相淀积氧化层的方式进行，来避开上述热氧化容易产生的缺陷问题，但是高密度等离子提化学气相淀积加化学机械抛光（CMP）的方式又增加了工艺流程的复杂性和制造成本，同时对沟道长度的均匀性也不如前者。
技术实现思路
为解决上述问题，本专利技术提供一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构。本专利技术再一目的在于：提供一种上述结构的分裂栅MOSFET栅间隔离介质的热氧化生长新方法。本专利技术目的通过下述方案实现：一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构，包括衬底硅片、在衬底上的N型外延层，其中：在所述N型外延层上表面刻蚀槽深4-6um的沟槽，在沟槽底部垫氧层厚度在4000-7000A，在沟槽底部垫氧层内沉积有源极多晶硅，栅间隔离介质的顶端形成凸起，栅极多晶硅底部与栅间隔离介质的顶端凸起相接，周围被栅氧化层包覆。进一步的，所述的栅间隔离介质的厚度可在2000-4000A之间。本专利技术栅间隔离介质的厚度较厚，可增加2至4倍，避免了常规热生长方法生产栅间隔离介质缺陷导致栅源漏电及栅源电容大等诸多问题。本专利技术还提供了一种上述栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构的制备方法，包括下述步骤：步骤1，在衬底1上生长N型外延层2；步骤2，在N型外延层2上表面进行沟槽的刻蚀，至槽深4-6um；步骤3，通过热氧化的方法在沟槽和N型外延层表面生长一层底部垫氧层，该垫氧层厚度在4000-7000A；步骤4，进行源极多晶硅5的淀积，由于源多晶淀积是往深沟槽进行淀积，淀积完成后沟槽中心留有一个凹坑；步骤5，进行源极多晶硅5的刻蚀和回刻，刻蚀出1.4um的槽深，为后续栅间隔离介质，栅氧化层和栅极多晶硅的生长和填充留出空间；步骤6，进行栅间隔离介质6的热生长，热生长厚度超出沟槽表面并由于多晶边界厚二氧化硅层底部垫氧层的隔离作用，在多晶柱顶端形成一个凸起；步骤7，进行多晶氧化层栅间隔离介质6的高温固化，进行栅间隔离介质6和底部垫氧层的同步湿法腐蚀，预留出厚度2000-4000A的栅间隔离介质；步骤8，进行栅氧化层7的氧化生长，栅氧化层7厚度根据器件参数要求选择，最后进行栅极多晶硅8的淀积，得到栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构。进一步的，步骤7中，条件为1100℃摄，30分钟，通氧气流量0.5-2升/分钟，本专利技术提出了一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构及其制备方法，将栅间隔离介质的热氧化生长和栅氧化层的热生长分开进行，创新出一种新的热氧化栅间隔离介质生产方法，使得栅间隔离介质厚度不受栅氧厚度的影响，同时避免了常规热生长方法生产栅间隔离介质缺陷导致栅源漏电及栅源电容大等诸多问题。本专利技术的有益效果是，在传统分裂栅MOSFET热氧化栅间隔离介质工艺流程基础上，开发新工艺流程，栅间隔离介质与栅氧化层的热生长分开进行，使得栅间隔离介质厚度和质量不受栅氧厚度的限制和影响，极大程度的改善栅间隔离介质的形貌，增加了栅间隔离介质的氧化层厚度，改善了栅间隔离介质的氧化层质量，解决了栅源漏电问题并且降低了栅源电容，增强了开关速度，降低了MOSFET的开关损耗。附图说明图1传统的分裂栅MOSFET栅氧化层（GOX）和栅间隔离介质层（IPO）的一次热氧化生长纵向剖面示意图；图2实施例一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构示意图，图中分裂栅MOSFET栅间隔离介质6、栅氧化层7及栅极多晶硅8的改进结构；图3至图8是本专利技术各制备步骤示意图；图中标号说明：1——N型衬底；2——N型第一外延层；3——沟槽；4——底部垫氧层；5——源极多晶硅；6——栅间隔离介质；7——栅氧化层；8——栅极多晶硅。具体实施方式如图2所示，一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构，包括衬底硅片、在衬底1上的N型外延层2，在所述N型外延层2上表面刻蚀槽深4-6um的沟槽3，在沟槽3底部垫氧层4厚度在4000-7000A，在沟槽底部垫氧层4内沉积有源极多晶硅5，栅间隔离介质6的顶端形成凸起，栅极多晶硅8底部与栅间隔离介质6的顶端凸起相接，周围被栅氧化层包覆。本实施例提供了一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构及其制备方法，按下述步骤制备：步骤1，如图3所示，在衬底1的N型外延层2上进行沟槽3的刻蚀，槽深大约4-6um；步骤2，如图4所示，通过热氧化的方法在沟槽和硅表面生长一层底部垫氧层4，氧化层厚度一般在4000-7000A；步骤3，如图5所示，进行源极多晶硅5的淀积，由于源极多晶淀积是往深沟槽3内进行淀积，淀积完成后沟槽中心留有一个凹坑；步骤4，如图6所示，本文档来自技高网...

【技术保护点】
1.一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构，包括衬底硅片、在衬底1上的N型外延层2，其特征在于：在所述N型外延层2上表面刻蚀槽深4-6um的沟槽3，在沟槽3底部垫氧层4厚度在4000-7000A，在沟槽底部垫氧层4内沉积有源极多晶硅5，栅间隔离介质6的顶端形成凸起，栅极多晶硅8底部与栅间隔离介质6的顶端凸起相接，周围被栅氧化层包覆。/n

【技术特征摘要】
1.一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构，包括衬底硅片、在衬底1上的N型外延层2，其特征在于：在所述N型外延层2上表面刻蚀槽深4-6um的沟槽3，在沟槽3底部垫氧层4厚度在4000-7000A，在沟槽底部垫氧层4内沉积有源极多晶硅5，栅间隔离介质6的顶端形成凸起，栅极多晶硅8底部与栅间隔离介质6的顶端凸起相接，周围被栅氧化层包覆。


2.根据权利要求1所述的栅间隔离介质厚度不受栅氧化层厚度影响的分裂栅MOSFET结构，其特征在于：栅间隔离介质的厚度在2000-4000A。


3.一种根据权利要求1或2所述分裂栅MOSFET结构的制备方法，其特征在于，包括下述步骤：
步骤1，在衬底1上生长N型外延层2；
步骤2，在N型外延层2上表面进行沟槽的刻蚀，至槽深4-6um；
步骤3，通过热氧化的方法在沟槽和N型外延层表面生长一层底部垫氧层，该垫氧层厚度在4000-7000A；...

【专利技术属性】
技术研发人员：苏亚兵，赵志方，何鑫鑫，徐亚静，
申请(专利权)人：上海维安半导体有限公司，
类型：发明
国别省市：上海;31