形成三维集成布线结构的方法及其半导体结构技术

本公开披露了用于形成3D集成布线结构的方法和结构的实施例。该方法可以包括在第一衬底中形成电介质层；在第一衬底的正面上形成具有第一导电接触的半导体结构；以及在第一衬底的背面形成第二导电接触，其中第二导电接触延伸穿过所述电介质层的背面并连接到所述第一导电接触的第二端。3D集成布线结构可包括具有正面和背面的第一衬底；第一衬底中的电介质层；半导体结构，位于第一衬底的正面上，具有第一导电接触；以及在第一衬底的背面上的第二导电接触，第二导电接触延伸穿过电介质层的背面并连接到第一导电接触的第二端。

【技术实现步骤摘要】
形成三维集成布线结构的方法及其半导体结构本申请是申请日为2018年06月08日，专利技术名称为“形成三维集成布线结构的方法及其半导体结构”，申请号为201880005423.9的专利申请的分案申请。相关申请的交叉引用本申请要求享有于2017年8月31日提交的中国专利申请第201710774763.5号的优先权，其全部内容通过引用的方式并入本文中。
本公开内容的实施例涉及半导体制造技术的领域，尤其涉及用于形成3D集成布线结构(例如，存储结构)的方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造工艺，可以将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制进出存储阵列的信号的周边组件。
技术实现思路
本公开披露了形成3D集成布线结构的方法及其半导体结构的实施例。首先接露的是一种形成3D集成布线结构的方法，包括：在第一衬底中形成电介质层；在第一衬底的正面上形成具有第一导电接触的半导体结构；在所述第一衬底的背面形成第二导电接触，其中所述第二导电接触延伸穿过所述电介质层的背面并连接到所述第一导电接触的第二端。在一些实施例中，半导体结构包括电介质层上方的第一导电层和第一导电接触。在一些实施例中，第一导电接触的第一端连接到第一导电层，以及第一导电接触的第二端延伸穿过所述电介质层的正面。<br>在一些实施例中，所述电介质层的背面位于所述第一衬底的正面和背面之间，以及所述电介质层的正面与所述第一衬底的正面相对于所述第一衬底的背面位于相同高度。在一些实施例中，所述电介质层的背面位于所述第一衬底的正面和背面之间，以及所述电介质层的正面相对于所述第一衬底的背面高于所述第一衬底的正面。在一些实施例中，所述电介质层的背面与所述第一衬底的正面高度相同，以及所述电介质层的正面相对于所述第一衬底的背面高于所述第一衬底的正面。在一些实施例中，所述第一导电接触的第二端形成在与所述电介质层的正面相同的高度处。在一些实施例中，所述第一导电接触的第二端形成在所述电介质层的正面和背面之间。在一些实施例中，所述第一导电接触的第二端形成在与所述电介质层的背面相同的高度处。在一些实施例中，所述方法还包括：在所述第二导电接触的侧壁和所述第一衬底之间设置绝缘层。在一些实施例中，所述方法还包括：在形成所述第二导电接触之前，执行减薄工艺以从所述第一衬底的背面减小所述第一衬底的厚度。在一些实施例中，所述方法还包括：在执行所述减薄工艺之后，在所述第一衬底的背面上形成第一钝化层。在一些实施例中，所述方法还包括：将第二衬底与所述半导体结构连接，使得所述半导体结构夹在所述第一衬底和所述第二衬底之间。在一些实施例中，将所述第二衬底与所述半导体结构连接包括键合工艺，所述键合工艺包括黏合剂键合、阳极键合、直接晶圆键合、共晶键合、混合键合或其组合。在一些实施例中，所述方法还包括：在所述第一衬底的背面形成导电布线层，其中所述导电布线层电连接到所述第二导电接触。在一些实施例中，形成所述半导体结构包括形成多个3D存储结构。本公开内容的另一方面提供了一种结构，包含：第一衬底，具有正面和背面；电介质层，在所述第一衬底中；半导体结构，位于所述第一衬底的正面上，其中所述半导体结构具有第一导电接触；以及第二导电接触，在所述第一衬底的背面，其中所述第二导电接触延伸穿过所述电介质层的背面并连接到所述第一导电接触的第二端。在一些实施例中，所述半导体结构包括所述电介质层上方的第一导电层和第一导电接触。在一些实施例中，所述第一导电接触的第一端连接所述第一导电层，以及所述第一导电接触的第二端延伸穿过所述电介质层的正面。在一些实施例中，所述第一导电接触和所述第二导电接触包括铜、铝、锡、钨或其组合。在一些实施例中，所述结构还包括：绝缘层，在所述第二导电接触的侧壁和所述第一衬底之间。在一些实施例中，所述第一衬底包括：在所述第一衬底的背面上的第一钝化层。在一些实施例中，所述结构还包括：连接到所述半导体结构的正面的第二衬底，使得所述半导体结构夹在所述第一衬底和所述第二衬底之间。在一些实施例中，所述结构还包括：在所述第一衬底的背面的导电布线层，其中所述导电布线层电连接到所述第二导电接触。在一些实施例中，所述半导体结构包括多个3D存储结构。在一些实施例中，所述多个3D存储结构的厚度约介于1μm和50μm之间。透过本公开内容的详细说明、申请专利范围和附图，本领域技术人员可以理解本公开内容的其它方面。附图说明所附图式已并入本文中并构成说明书的一部分，其例示出了本公开内容所揭露的实施例，以及与详细说明一起进一步用于解释本公开内容所揭露的原理，足以使相关领域的技术人员能够制作及使用本公开内容所揭露的内容。图1示出了一种布线方法。图2示出了用于形成3D半导体结构的布线方法。图3是根据本公开内容的一些实施例的用于形成3D集成布线结构的示例性布线方法的流程图。图4A-10示出了根据本公开内容的一些实施例的用于形成3D集成布线结构的示例性制造工艺。以下，将参考附图描述本公开内容的实施例。具体实施方式尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目的而进行的。本领域中的技术人员将认识到，可以使用其它配置和布置而不脱离本公开内容的精神和范围。对本领域的技术人员将显而易见的是，本公开内容还可以用于多种其它应用。要指出的是，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都必须包括该特定特征、结构或特性。此外，这样的短语未必是指相同的实施例。另外，在结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。通常，可以至少部分从上、下文中的使用来理解术语。例如，至少部分取决于上、下文，本文中使用的术语“一个或多个”可以用于描述单数意义的特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，至少部分取决于上、下文，诸如“一(a)”、“一个(an)”或“所述”的术语可以被理解为传达单数使用或传达复数使用。另外，术语“基于”可以被理解为不一定旨在传达一组排他性的因素，而是可以替代地，至少部分地取决于上、下文，允许存在不一定明确描述的另外的因素。应当容易理解，本公开内容中的“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物“上”而且还包括在某物“上”且其间有居间特征或层的含义，以及“在…上方”或“在…之上”不仅表示“在”某物“上方”或“之本文档来自技高网...

【技术保护点】
1.一种用于形成3D集成布线结构的方法，包括：/n在第一衬底中形成电介质层；/n在所述第一衬底的正面上形成半导体结构，其中，所述半导体结构包括第一导电接触，其中，所述第一导电接触的第二端延伸穿过所述电介质层的正面；以及/n在所述第一衬底的背面形成第二导电接触，其中，所述第二导电接触延伸穿过所述电介质层的背面并连接到所述第一导电接触的所述第二端。/n

【技术特征摘要】
20170831 CN 20171077476351.一种用于形成3D集成布线结构的方法，包括：
在第一衬底中形成电介质层；
在所述第一衬底的正面上形成半导体结构，其中，所述半导体结构包括第一导电接触，其中，所述第一导电接触的第二端延伸穿过所述电介质层的正面；以及
在所述第一衬底的背面形成第二导电接触，其中，所述第二导电接触延伸穿过所述电介质层的背面并连接到所述第一导电接触的所述第二端。


2.根据权利要求1所述的方法，其中，所述半导体结构包括在所述电介质层上方的第一导电层，其中，所述第一导电接触的第一端连接到所述第一导电层。


3.根据权利要求1所述的方法，其中，所述电介质层的背面位于所述第一衬底的所述正面和所述背面之间，以及所述电介质层的正面与所述第一衬底的所述正面相对于所述第一衬底的所述背面位于相同高度；或者所述电介质层的背面位于所述第一衬底的所述正面和所述背面之间，以及所述电介质层的正面相对于所述第一衬底的所述背面高于所述第一衬底的所述正面；或者所述电介质层的背面与所述第一衬底的所述正面高度相同，以及所述电介质层的正面相对于所述第一衬底的所述背面高于所述第一衬底的所述正面。


4.根据权利要求1所述的方法，其中，所述第一导电接触的所述第二端形成在与所述电介质层的所述正面相同的高度处，或者形成在所述电介质层的所述正面和背面之间，或者形成在与所述电介质层的所述背面相同的高度处。


5.根据权利要求1所述的方法，还包括：在所述第二导电接触的侧壁和所述第一衬底之间设置绝缘层。


6.根据权利要求1所述的方法，还包括：在形成所述第二导电接触之前，执行减薄工艺以从所述第一衬底的所述背面减小所述第一衬底的厚度。


7.根据权利要求6所述的方法，还包括：在执行所述减薄工艺之后，在所述第一衬底的所述背面上形成第一钝化层。


8.根据权利要求1所述的方法，还包括：将第二衬底与所述半导体结构连接，使得所述半导体结构夹在所述第一衬底和所述第二衬底之间。


9.根据权利要求8所述的方法，其中，将所述第二衬底与所述半导体结构连接包括键合工艺，所述键合工艺包括黏合剂键合、阳极键合、直接晶圆键合、共晶键合、混合键合或其组合。


10.根据权利要求1所述的方法，还包括：在所述第一衬底的所述背面形成导电布线层，其中，所述导电布线层电连接到所述第二导电接触。


11.根据权利要求1所述的方法，其中，形成所述半导体结构包括形成多个3D存储结构。


12...

【专利技术属性】
技术研发人员：朱继锋，陈俊，胡思平，吕震宇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42