移位寄存器单元及其控制方法、和栅极驱动电路技术

本发明专利技术提供一种移位寄存器单元及其控制方法、栅极驱动电路，其中，包括直接控制第一节点的电位的第一控制电路和储能电路、间接控制第一节点的电位的下拉控制电路、第二控制电路和第一下拉电路、以及在所述第一节点的电位的控制下将第一电压端提供的第一电压信号输出至信号输出端的输出电路。本发明专利技术提供的移位寄存器单元及其控制方法、和栅极驱动电路，能够实现栅极扫描信号的脉冲宽度的调节，满足多种显示需求。

【技术实现步骤摘要】
移位寄存器单元及其控制方法、和栅极驱动电路
本专利技术涉及显示
，尤其涉及一种移位寄存器及其控制方法、栅极驱动电路和显示装置。
技术介绍
在显示行业中，为了降低了显示面板的制作成本，实现显示面板的窄边框设计，越来越多的栅极驱动电路采用阵列基板行驱动(GateDriveronArray，简称GOA)技术，即将栅极开关电路集成在显示面板的阵列基板上。相关技术中，采用GOA技术的显示装置存在栅极扫描信号的脉冲宽度调节难度大的问题。
技术实现思路
本专利技术实施例提供一种移位寄存器单元及其控制方法、和栅极驱动电路，以解决相关技术采用GOA技术的显示装置存在栅极扫描信号的脉冲宽度调节难度大的问题。为了解决上述技术问题，本专利技术提供技术方案如下：第一方面，本专利技术实施例提供一种移位寄存器单元，包括第一控制电路、下拉控制电路、第二控制电路、第一下拉电路、储能电路和输出电路；所述第一控制电路用于在级联输出端的电位的控制下，将所述第一时钟信号端提供的第一时钟信号写入第一节点；所述下拉控制电路用于在第二时钟信号端提供的第二时钟信号的控制下，将第二节点的电信号写入所述第一下拉电路的控制端；所述第二控制电路用于在输入信号端提供的输入信号的控制下，将第三时钟信号端提供的第三时钟信号写入所述第一下拉电路的控制端；所述第一下拉电路用于在所述第一下拉电路的控制端的电位的控制下，下拉所述第一节点的电位；所述储能电路用于控制所述第一节点的电位；所述输出电路用于在所述第一节点的电位的控制下，将第一电压端提供的第一电压信号输出至信号输出端。进一步地，所述第一控制电路包括第一晶体管和第二晶体管，所述第一晶体管的控制极与所述级联输出端电连接，所述第一晶体管的第一极与所述第一时钟信号端电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第二晶体管的第二极与所述第一节点电连接，所述第二晶体管的控制极与所述第一时钟信号端电连接。进一步地，所述第一下拉电路包括第三晶体管，所述第三晶体管的控制极与所述下拉控制电路的输出端电连接，所述第三晶体管的第一极与所述第一节点电连接，所述第三晶体管的第二极与第二电压端电连接。进一步地，所述下拉控制电路包括第四晶体管，所述第四晶体管的控制极与所述第二时钟信号端电连接，所述第四晶体管的第一极与所述第二节点电连接，所述第四晶体管的第二极与所述第一下拉电路的控制端电连接。进一步地，所述输出电路包括第五晶体管和第六晶体管；所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述第六晶体管的第一极电连接，所述第五晶体管的控制极与所述第一节点电连接；所述第六晶体管的控制极与所述下拉控制电路的输出端电连接，所述第六晶体管的第二极与第二电压端电连接。进一步地，所述第二控制电路包括第七晶体管，所述第七晶体管的控制极与所述输入信号端电连接，所述第七晶体管的第一极与所述第三时钟信号端电连接，所述第七晶体管的第二极与所述第一下拉电路的控制端电连接。进一步地，所述储能电路包括电容，所述电容的一端与所述第一电压端电连接，所述电容的另一端与所述第一节点电连接。进一步地，所述移位寄存器还包括输入电路、第三控制电路、反相电路和级联电路；所述输入电路用于在所述第三时钟信号的控制下，将所述输入信号端提供的输入信号写入所述第三控制电路的控制端；所述第三控制电路用于在所述输入信号的控制下，将所述第二时钟信号端提供的第二时钟信号写入第三节点；所述反相电路用于向所述第二节点写入与所述第三节点电位相反的电信号；所述级联电路用于在所述第三节点的电位的控制下，将所述第一电压端提供的第一电压信号写入所述级联输出端。进一步地，所述输入电路包括第八晶体管，所述第八晶体管的控制极与所述第三时钟信号端电连接，所述第八晶体管的第一极与所述输入信号端电连接，所述第八晶体管的第二极与所述第三控制电路的控制极电连接。进一步地，所述第三控制电路包括第九晶体管和第十晶体管；所述第九晶体管的控制极与所述输入电路的输出端电连接，所述第九晶体管的第一极与所述第二时序信号端电连接，所述第九晶体管的第二极与所述第十晶体管的第一极电连接；所述第十晶体管的控制极与所述第二时序信号端电连接，所述第十晶体管的第二极与第三节点电连接。进一步地，所述反相电路包括第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管；所述第十一晶体管的控制极与第一电压端电连接，所述第十一晶体管的第一极与所述第三时序信号端电连接，所述第十一晶体管的第二极与所述第十二晶体管的控制极电连接；所述第十二晶体管的第一极与所述第一电压端电连接，所述第十二晶体管的第二极与所述第二节点电连接；所述第十三晶体管的控制极与输入信号端电连接，所述第十三晶体管的第一极与所述第十一晶体管的第二极电连接，所述第十三晶体管的第二极与第二电压端电连接；所述第十四晶体管的控制极与所述输入信号端电连接，所述第十四晶体管的第一极与所述第二节点电连接，所述第十四晶体管的第二极与所述第二电压端电连接。进一步地，所述级联电路包括第十五晶体管和第十六晶体管；所述第十五晶体管的控制极与第三节点电连接，所述第十五晶体管的第一极与第一电压端电连接，所述第十五晶体管的第二极与所述级联输出端电连接；所述第十六晶体管的控制极与第二节点电连接，所述第十六晶体管的第一极与所述第十五晶体管的第二极电连接，所述第十六晶体管的第二极与第二电压端电连接。进一步地，所述移位寄存器还包括复位电路；所述复位电路用于在复位信号线提供的复位信号的控制下上拉所述第二节点的电位。进一步地，所述复位电路包括第十七晶体管，所述第十七晶体管的控制极与所述复位信号线电连接，所述第十七晶体管的第一极与所述第一电压端电连接，所述第十七晶体管的第二极与所述第二节点电连接。第二方面，本专利技术实施例还提供一种移位寄存器单元的驱动方法，应用于如上所述的移位寄存器单元，所述方法包括：第一阶段，包括交替的第一子阶段和第二子阶段；在第一子阶段中，第一时钟信号写入所述第一节点，使得所述输出电路输出高电位信号；在第二子阶段中，输入信号控制所述第一下拉电路下拉所述第一节点的电位，使得所述输出电路输出低电位信号；在第二阶段，包括第三子阶段和第四子阶段；在第三子阶段中，第一时钟信号写入所述第一节点，使得所述输出电路输出高电位信号；在第四子阶段中，所述电容自举保持所述第一节点的电位，所述输出电路持续输出高电位信号；第三阶段，第二时钟信号控制所述下拉电路下拉所述第一节点的电位，使得所述输出电路输出低电位信号。第三方面，本专利技术实施例还提供一种栅极驱动电路，包括如上所述的移位寄存器单元。本专利技术提供的技术方案中，通过第一控制电路和储能电路直接控制第一节点的电位，又通过下拉控制电路、第二控制电路利用第一下拉电路控制间接本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，包括第一控制电路、下拉控制电路、第二控制电路、第一下拉电路、储能电路和输出电路；/n所述第一控制电路用于在级联输出端的电位的控制下，将第一时钟信号端提供的第一时钟信号写入第一节点；/n所述下拉控制电路用于在第二时钟信号端提供的第二时钟信号的控制下，将第二节点的电信号写入所述第一下拉电路的控制端；/n所述第二控制电路用于在输入信号端提供的输入信号的控制下，将第三时钟信号端提供的第三时钟信号写入所述第一下拉电路的控制端；/n所述第一下拉电路用于在所述第一下拉电路的控制端的电位的控制下，下拉所述第一节点的电位；/n所述储能电路用于控制所述第一节点的电位；/n所述输出电路用于在所述第一节点的电位的控制下，将第一电压端提供的第一电压信号输出至信号输出端。/n

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括第一控制电路、下拉控制电路、第二控制电路、第一下拉电路、储能电路和输出电路；
所述第一控制电路用于在级联输出端的电位的控制下，将第一时钟信号端提供的第一时钟信号写入第一节点；
所述下拉控制电路用于在第二时钟信号端提供的第二时钟信号的控制下，将第二节点的电信号写入所述第一下拉电路的控制端；
所述第二控制电路用于在输入信号端提供的输入信号的控制下，将第三时钟信号端提供的第三时钟信号写入所述第一下拉电路的控制端；
所述第一下拉电路用于在所述第一下拉电路的控制端的电位的控制下，下拉所述第一节点的电位；
所述储能电路用于控制所述第一节点的电位；
所述输出电路用于在所述第一节点的电位的控制下，将第一电压端提供的第一电压信号输出至信号输出端。


2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一控制电路包括第一晶体管和第二晶体管，所述第一晶体管的控制极与所述级联输出端电连接，所述第一晶体管的第一极与所述第一时钟信号端电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第二晶体管的第二极与所述第一节点电连接，所述第二晶体管的控制极与所述第一时钟信号端电连接。


3.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一下拉电路包括第三晶体管，所述第三晶体管的控制极与所述下拉控制电路的输出端电连接，所述第三晶体管的第一极与所述第一节点电连接，所述第三晶体管的第二极与第二电压端电连接。


4.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制电路包括第四晶体管，所述第四晶体管的控制极与所述第二时钟信号端电连接，所述第四晶体管的第一极与所述第二节点电连接，所述第四晶体管的第二极与所述第一下拉电路的控制端电连接。


5.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出电路包括第五晶体管和第六晶体管；
所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述第六晶体管的第一极电连接，所述第五晶体管的控制极与所述第一节点电连接；
所述第六晶体管的控制极与所述下拉控制电路的控制端电连接，所述第六晶体管的第二极与第二电压端电连接。


6.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二控制电路包括第七晶体管，所述第七晶体管的控制极与所述输入信号端电连接，所述第七晶体管的第一极与所述第三时钟信号端电连接，所述第七晶体管的第二极与所述第一下拉电路的控制端电连接。


7.根据权利要求1所述的移位寄存器单元，其特征在于，所述储能电路包括电容，所述电容的一端与所述第一电压端电连接，所述电容的另一端与所述第一节点电连接。


8.根据权利要求1-7中任一项所述的移位寄存器单元，其特征在于，所述移位寄存器还包括输入电路、第三控制电路、反相电路和级联电路；
所述输入电路用于在所述第三时钟信号的控制下，将所述输入信号端提供的输入信号写入所述第三控制电路的控制端；
所述第三控制电路用于在所述输入信号的控制下，将所述第二时钟信号端提供的第二时钟信号写入第三节点；
所述反相电路用于向所述第二节点写入与所述第三节点电位相反的电信号；
所述级联电路用于在所述第三节点的电位的控制下，将所述第一电压端提供的第一电压信号写入所述级联输出端。


9.根据权利要求8所述的移位寄存器单元，其特征在于，...

【专利技术属性】
技术研发人员：袁志东，李永谦，袁粲，
申请(专利权)人：合肥京东方卓印科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34