集成半导体晶片的方法和装置制造方法及图纸

一种用于半导体组件(9)在有限空间内的集成、特别是用于3D集成的方法，根据所述方法，所述半导体组件(9)在相对于载体衬底(10)和/或再分配层RDL(13)进行定位之后，通过引入灌装化合物(12)以在其相对位置处保护并固定，所述方法的特征在于：在引入所述灌装化合物(12)之前，设置用于容纳所述半导体组件(9)的玻璃衬底(1)的位置，其中，所述玻璃衬底具有多个被分隔壁(3)间隔开的切口(2)，而且，所述玻璃衬底被定位以使得所述玻璃衬底(1)的各个所述分隔壁(3)的侧壁面(8)面向并包围所述半导体组件(9)。

【技术实现步骤摘要】
【国外来华专利技术】集成半导体晶片的方法和装置
本专利技术涉及一种在有限空间内集成半导体晶片的方法，特别是一种3D集成方法。根据该方法，在相对于衬底和/或再分配层(RDL)进行定位之后，通过引入灌装化合物(pottingcompound)以将该半导体晶片在相应位置处保护并固定。此外，本专利技术还涉及一种用于在上述方法中使用的装置，以及一种相应的集成半导体晶片的装置,其既可以是一种制造半成品也可以是成品。
技术介绍
鉴于各种电子元件的集成密度的不断提升，半导体工业得到了快速发展。集成密度的上述提升大多是通过反复减小最小特征尺寸以将更多部件集成到特定区域内来实现的。由于近来对微型化、高速度、大带宽以及低功耗方面的需求上升，使得增加了对更加微型且更有创造性的、适用于未封装半导体晶片(也称为裸片)的封装技术的需要。在集成度提升的进程中，越来越多的之前彼此相邻地作为单个半导体晶片安装在电路板上的组件组合在一个“较大”的半导体晶片上。由于在改进制造过程的前提下，半导体晶片的绝对大小是会减小的，所以，此处的“较大”指的是裸片上电路的数量。在堆叠半导体装置中，逻辑组件、存储器、处理器电路等有源电路至少部分地在单独的衬底上制造，而后在物理上以及在电学上将它们彼此接合以形成功能装置。这种接合工艺需要高度先进的技术，其中需要进行改进。术语“裸片上”可以描述两个互补组件的组合，例如半导体晶片上的CPU和高速缓存的组合。CPU与高速缓存在“裸片上”即是指直接将它们设置在同一半导体晶片上，从而可以明显加快数据的交换。构造和连接技术(CCT)涉及进一步地对半导体晶片进行封装处理并将其集成到电路环境。许多集成电路通常在单个半导体晶片上制造，且沿着切割线将集成电路划分开以分隔晶片上的各个半导体晶片。上述各个半导体晶片的封装通常是分别进行的，例如在多半导体晶片模块或在其它类型的封装中。一种晶片级封装(WLP)结构可以作为电子产品的半导体组件的封装结构。电输入/输出(I/O)接触件数量的增加以及对高性能集成电路(IC)需求的增加促使了扇出型WLP结构的发展，其允许电I/O接触件的中心至中心的距离更远。这涉及包括一个或多个电再分配层(RDL)的电再分配结构的使用。可以将每个RDL设计为结构化金属化物层，并且用作电互连件，该电互连件被设计为将嵌入到封装中的电子部件连接到半导体组件封装的外部连接件和/或布置在半导体组件封装下侧的半导体晶片的一个或多个电极。DE102007022959A1公开了一种半导体封装，其中半导体晶片嵌入到灌装化合物中。再分配层设置有焊料球，其用于半导体晶片封装的表面安装。贯通半导体封装的贯通接触件在半导体封装的表面上设置有焊料，借助于该焊料可以将第二半导体封装堆叠在第一半导体封装上。US6716670B1公开了用于表面安装的半导体晶片封装，其中主表面上设置有接触件，并且第二半导体晶片封装可以附着到该接触件。DE102006033175A1公开了一种电子模块，其包括逻辑部件和电力部件，其中，逻辑部件和电力部件设置在彼此叠置的衬底上并且被共同封装。另外，US2014/0091473A1和US2015/0069623A1描述了台积电的3D半导体晶片集成，其中，半导体晶片被灌装在合成树脂中，并通过硅通孔或嵌入灌装化合物中的金属料幅来实现电镀。此外，US2015/0303174A1涉及复杂的3D集成，而US2017/0207204A1涉及“集成扇出封装”。灌装化合物的引入可以使得半导体晶片彼此之间相对位移，并相对于该半导体晶片的预定期望位置位移。另外，固化会使得灌装化合物收缩，进而导致应力的产生，应力会造成变形不均匀。此外，鉴于流入的灌装化合物时的动能力，衬底上的半导体晶片会发生漂移。而且已经知道，背面的金属化处理会产生翘曲的问题。
技术实现思路
本专利技术的目的是提供一种可行方式来避免产生与上述问题有关的不利影响。根据本专利技术，该目的通过根据权利要求1所述特征的方法来实现。权利要求2至7从方法技术角度阐述了本专利技术的进一步的配置。因此，本专利技术提供一种方法，根据该方法，在引入灌装化合物之前，将一种由玻璃制成的衬底相对于半导体晶片定位或固定，该衬底具有多个被壁表面(或更贴切地称为“分隔壁”)隔开的切口，并且该衬底用于容纳一个或多个半导体晶片，上述定位或固定方式使得玻璃衬底的分隔壁能够至少将各个半导体晶片彼此隔开。也就是说，通过将一个或多个半导体晶片设置在相应的切口中并将该半导体晶片与其他半导体晶片彼此隔开，能够最大程度地避免所引入的灌装化合物对其产生不利影响。实验已经证明，玻璃衬底可以限制半导体晶片的平行于该衬底的主伸展平面或承载半导体晶片的塑料衬底的主伸展平面的位移，并将该位移限制为小于100μm，也可以根据实施例限制为小于10μm。为此目的，玻璃衬底形成掩模，该掩模具有适用于半导体晶片的切口，其中，该切口可以优选地配备有玻璃通孔(ThroughGlassVia，TGV)，并且能够进行电镀。根据本专利技术，由于所需灌装材料的量显著降低，玻璃衬底不仅能够避免半导体晶片发生预料之外的位移，还可以避免载体衬底发生变形。此外，还避免了膨胀的发生，特别是热膨胀或水分改变所引起的膨胀的发生。在这种情况下，玻璃衬底弹性模量的提高也能够对制造过程和装置性能产生积极影响。此外，玻璃衬底的适用带来了RF特性的改善，从而有利于将射频技术应用于实践。通过非线性自聚焦进行激光辐射来对玻璃衬底进行处理，随后，以适当的蚀刻速率和持续时间来进行蚀刻使其经受各向异性材料去除，从而，首次将分隔壁几乎平坦的侧壁面制造为衬底切口的边界表面，使得半导体晶片能够被布置为与该侧壁面因而也与相邻的半导体晶片隔开较小的距离。根据上述在玻璃衬底中制造形成侧壁面的切口的方法，其中使用了激光诱导的深蚀刻，其已经以LIDE这一名称为人熟知。在这种情况下，LIDE方法使得能够以极高的速度引入极其精确的孔和结构，从而为玻璃衬底的制造提供了前提条件。原则上，假设半导体晶片已经定位于载体层上或再分配层(RDL)上之后，玻璃衬底连接到所述层，其中，在任一情况下，切口之间的分隔壁包围该半导体晶片，在所有侧面上。此外，还可以想到的是，将半导体晶片独立于载体层或其他层而固定在玻璃衬底中，使得半导体晶片和玻璃衬底形成可适用于之后制造过程的结构单元。而且，这样还有机会实现一种将半导体晶片灌装于玻璃衬底切口内的方法。为此，可以将半导体晶片装配在玻璃衬底中，从而，能够可选地省略衬底。此外，本专利技术所述的目的还可以通过以下方式来实现：玻璃衬底配备有多个亦称为空腔的切口，其以小间隙甚至以相邻的方式包封半导体晶片。其中，所述切口由走向大体平坦的侧壁面界定，也就是说，所述侧壁面特别地在玻璃衬底各表面之间的净宽度不会减小，或者壁表面区域不会凸出延伸到切口中。在这种情况下，壁表面可以具有V形的走向，也就是说，切口的净宽度会连续增加，其中，梯度可以优选地体现为恒定地，即没有转折点。根据本专利技术，聚合物等透明的、半透本文档来自技高网...

【技术保护点】
1.用于半导体晶片的集成的方法，其特别地是用于半导体组件(9)的在有限空间内的集成的、特别是用于3D集成的方法，其中，在相对于载体衬底(10)和/或再分配层RDL(13)进行定位之后，通过引入灌装化合物(12)以将所述半导体晶片特别是所述半导体组件(9)在其相对位置处保护并固定，其特征在于：在引入所述灌装化合物(12)之前，设置用于在任意情况下容纳至少一个所述半导体晶片特别是所述半导体组件(9)的玻璃衬底(1)的位置，其中，所述玻璃衬底(1)具有多个被分隔壁(3)间隔开的切口(2)，而且，所述玻璃衬底的位置设置为使得所述玻璃衬底(1)的各个所述分隔壁(3)的侧壁面(8)面向并包围至少一个所述半导体晶片，特别是所述半导体组件(9)。/n

【技术特征摘要】
【国外来华专利技术】20171110 DE 102017126410.8;20180709 DE 102018211311.用于半导体晶片的集成的方法，其特别地是用于半导体组件(9)的在有限空间内的集成的、特别是用于3D集成的方法，其中，在相对于载体衬底(10)和/或再分配层RDL(13)进行定位之后，通过引入灌装化合物(12)以将所述半导体晶片特别是所述半导体组件(9)在其相对位置处保护并固定，其特征在于：在引入所述灌装化合物(12)之前，设置用于在任意情况下容纳至少一个所述半导体晶片特别是所述半导体组件(9)的玻璃衬底(1)的位置，其中，所述玻璃衬底(1)具有多个被分隔壁(3)间隔开的切口(2)，而且，所述玻璃衬底的位置设置为使得所述玻璃衬底(1)的各个所述分隔壁(3)的侧壁面(8)面向并包围至少一个所述半导体晶片，特别是所述半导体组件(9)。


2.根据权利要求1所述的方法，其特征在于，所述切口(2)体现为通孔或盲孔。


3.根据权利要求1或2所述的方法，其特征在于，将通孔(4)引入所述玻璃衬底(1)中，而且，在固定所述半导体组件(9)在所述切口(2)中的相对位置之前，至少一个所述通孔中设置有用于镀覆的金属化物(5)。


4.根据前述权利要求中至少一项所述的方法，其特征在于，在引入所述灌装化合物(12)之前，将所述半导体组件(9)固定在相应的所述切口(2)中。


5.根据权利要求4所述的方法，其特征在于，所述半导体组件(9)通过与至少一个侧壁面(8)接触而固定。


6.根据权利要求5所述的方法，其特征在于，在各个所述侧壁面(8)处使用一个或多个突起(16)和/或弹簧元件(19)来固定所述半导体部件(9)。


7.根据前述权利要求中任一项所述的方法，其特征在于，特别地在所述玻璃衬底(1)的所述切口(2)的拐角区域中引入凹槽(17)。


8.根据前述权利要求中至少一项所述的方法，其特征在于，所述灌装化合物(12)为透明或透射性聚合物。


9.一种在有限空间内、特别是用于3D集成、为了制造扇出封装而集成半导体晶片、特别是半导体组件、特别是根据前述权利要求中任一项所述的方法，其特征在于，包括以下步骤：
提供载体衬底(10)，其具有至少一个半导体晶片，特别是半导体部件(9)，通过粘合剂层(11)固定在所述载体衬底上；
提供玻璃衬底(1)，其具有至少一个切口(2)；
将所述玻璃衬底(1)定位在所述载体衬底(10)的粘合剂层(11)上，使得至少一个所述半导体晶片，特别是所述半导体组件(9)，位于所述至少一个切口(2)中；
通过灌装化合物(12)将至少一个半导体晶片，特别是半导体组件(9)，嵌入到所述至少一个切口(2)中；以及
将所述载体衬底(10)和所述粘合剂层(11)从剩余封装去除，其中，所述剩余封装包括所述半导体晶片(9)、所述玻璃衬底(1)和所述灌装化合物(12)。


10.根据权利要求9所述的方法，其特征在于，借助于与至少一个所述半导体晶片特别是所述半导体组件的电接触，将再分配层(13)以及在所述再分配层(13)上的接触元件特别是焊料球(14)施加到所述封装。


11.一种装置，其包括在前述权利要求中至少一项所述的方法中使用的玻璃衬底(1)，所述装置的特征在于，所述玻璃衬底(1)的材料厚度(D)小于500μm，优选地，小于300μm或100μm。


12.一种作为制造半成品的集成半导体晶片的装置，优选地是一种根据前述权利要求1至...

【专利技术属性】
技术研发人员：罗曼·奥斯特霍尔特，诺伯特·安布罗修斯，
申请(专利权)人：LPKF激光电子股份公司，
类型：发明
国别省市：德国;DE