公用池管理制造技术

在一些实例中公开在请求形成物理分区时形成逻辑分区的方法、系统、机器可读媒体及NAND装置。NAND上的控制器向请求所述物理分区的主机装置模拟所述物理分区的形成。因此，所述主机装置将所述逻辑分区视为物理分区。尽管如此，所述NAND并不招致形成单独分区的存储器存储开销，且另外所述NAND可从另一分区借用用于预留的单元。在这些实例中，主机装置操作系统认为已形成物理分区，但所述NAND将所述存储器作为连续资源池进行管理。因此，按NAND存储器控制器级而非按操作系统级形成逻辑分区。

【技术实现步骤摘要】
【国外来华专利技术】公用池管理优先权申请案本申请案主张2017年10月31日申请的序列号为15/799,508的美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
技术介绍
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在数个不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等。非易失性存储器可在未供电时保留所存储数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻性随机存取存储器(RRAM)、磁阻性随机存取存储器(MRAM)或3DXPointTM存储器等。快闪存储器作为非易失性存储器用于广泛范围的电子应用。快闪存储器装置通常包含允许高存储器密度、高可靠性及低电力消耗的单晶体管、浮动栅极或电荷俘获存储器单元的一或多个群组。两种常见类型的快闪存储器阵列架构包含以每一者的基本存储器单元配置布置成的逻辑形式命名的NAND及NOR架构。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极串联、源极到漏极耦合在一起，耦合于源极线与位线之间。NOR及NAND架构半导体存储器阵列两者是通过解码器存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线而激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦经激活，所选择的存储器单元便可将其数据值放置于位线上，从而取决于编程特定单元的状态而引起不同电流流动。在NAND架构半导体存储器阵列中，高偏压电压经施加到漏极侧选择栅极(SGD)线。耦合到每一群组的未经选择的存储器单元的栅极的字线是以指定通过电压(例如，Vpass)驱动以将每一群组的所述未经选择的存储器单元作为传递晶体管操作(例如，以不受其存储的数据值限制的方式传递电流)。电流接着通过仅由每一群组的所选择的存储器单元限制的每一串联耦合群组而从源极线流动到位线，以将所选择的存储器单元的经电流编码数据值放置于位线上。NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可经个别或共同地编程到一个或数个编程状态。例如，单电平单元(SLC)可表示两个编程状态(例如，1或0)中的一者(表示一个数据位)。然而，快闪存储器单元还可表示两个以上编程状态中的一者，从而允许在不增加存储器单元的数目的情况下制造较高密度存储器，因为每一单元可表示一个以上二进制数(例如，一个以上位)。此类单元可被称为多状态存储器单元、多数字单元或多电平单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如，四个编程状态中的一者)的存储器单元，三电平单元(TLC)可指代每单元可存储三个数据位(例如，八个编程状态中的一者)的存储器单元，且四电平单元(QLC)可每单元存储四个数据位。MLC在本文中以其更广泛上下文使用以可指代每单元可存储一个以上数据位(即，可表示两个以上编程状态)的任何存储器单元。传统存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为针对给定区域增加存储器容量并降低成本，已减小个别存储器单元的大小。然而，对于减小个别存储器单元的大小及因此2D存储器阵列的存储器密度存在技术限制。作为响应，正开发三维(3D)存储器结构(例如3DNAND架构半导体存储器装置)以进一步增加存储器密度及降低存储器成本。此类3DNAND装置通常包含串联(例如，漏极到源极)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间的存储单元串。在实例中，所述SGS或SGD可包含一或多个场效晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，所述串将垂直延伸通过含有相应字线的多个垂直间隔层。半导体结构(例如，多晶硅结构)可邻近一串存储单元延伸以形成用于所述串的所述存储单元的沟道。在垂直串的实例中，所述多晶硅结构可呈垂直延伸柱的形式。在一些实例中，所述串可经“折叠”，且因此相对于U形柱布置。在其它实例中，多个垂直结构可堆叠于彼此之上以形成存储单元串的堆叠阵列。存储器阵列或装置可组合在一起以形成存储器系统的存储体，例如固态驱动(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD尤其可用作在例如性能、大小、重量、耐久性、操作温度范围及电力消耗方面具有优于具有移动零件的传统硬驱动的优点的计算机的主存储装置。例如，SSD可具有与磁盘驱动相关联的缩减的搜索时间、延时或其它延迟(例如，机电延迟等)。SSD使用非易失性存储器单元(例如快闪存储器单元)以消除内部电池供应要求，从而允许驱动更通用及紧致。SSD可包含数个存储器装置(包含数个裸片或逻辑单元(例如，逻辑单元号或LUN))，且可包含执行操作所述存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。此类SSD可包含一或多个快闪存储器裸片，其包含数个存储器阵列及其上的外围电路系统。所述快闪存储器阵列可包含组织成数个物理页的数个存储器单元块。在许多实例中，SSD还将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可从主机接收与存储器操作相关联的命令，所述存储器操作例如在存储器装置与主机之间传送数据(例如，用户数据及相关联完整性数据，例如错误数据及地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。附图说明在不一定按比例绘制的图式中，相同数字可描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同例子。所述图式通常通过实例而非通过限制说明本文档中所论述的各个实施例。图1说明包含存储器装置的环境的实例。图2到3说明3DNAND架构半导体存储器阵列的实例的示意图。图4说明存储器模块的实例框图。图5说明根据本专利技术的一些实例的用于响应于形成物理分区的请求而形成逻辑分区的方法的流程图。图6说明根据本专利技术的一些实例的NAND控制器处理经导向到由NAND作为逻辑分区形成的物理分区的主机命令的方法的流程图。图7展示根据本专利技术的一些实例的存储器控制器的示意图。图8是说明其上可实施一或多个实施例的机器的实例的框图。具体实施方式电子装置(例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用中的电子装置(例如，汽车传感器、控制单元、驾驶辅助系统、乘客安全或舒适系统等)，及因特网连接设备或装置(例如，物联网(IoT)装置等))尤其取决于电子装置的类型、使用环境、性能预期等而具有变化存储需求。电子装置可分成若干主要组件：处理本文档来自技高网...

【技术保护点】
1.一种NAND存储器装置，其包括：/nNAND存储器阵列，其包含第一存储器池；/n控制器，所述控制器执行指令以导致所述控制器执行包括以下步骤的操作：/n从主机接收用以形成所述第一存储器池的物理分区的命令；/n利用所述第一存储器池形成NAND级逻辑分区而非形成所述物理分区，与第二逻辑分区共享所述第一存储器池；/n将指示已形成所述物理分区的响应发送到所述主机；/n将来自所述主机的识别所述物理分区的请求及逻辑块地址LBA转译为所述第一存储器池的物理地址；以及/n在所述第一存储器池的所述物理地址上执行所述请求。/n

【技术特征摘要】
【国外来华专利技术】20171031 US 15/799,5081.一种NAND存储器装置，其包括：
NAND存储器阵列，其包含第一存储器池；
控制器，所述控制器执行指令以导致所述控制器执行包括以下步骤的操作：
从主机接收用以形成所述第一存储器池的物理分区的命令；
利用所述第一存储器池形成NAND级逻辑分区而非形成所述物理分区，与第二逻辑分区共享所述第一存储器池；
将指示已形成所述物理分区的响应发送到所述主机；
将来自所述主机的识别所述物理分区的请求及逻辑块地址LBA转译为所述第一存储器池的物理地址；以及
在所述第一存储器池的所述物理地址上执行所述请求。


2.根据权利要求1所述的NAND存储器装置，其中将指示已形成所述物理分区的所述响应发送到所述主机的所述操作包括提供物理分区标识符及介于零与基于由来自所述主机的用以形成所述物理分区的所述命令提供的大小的数字之间的LBA范围。


3.根据权利要求2所述的NAND存储器装置，其中将来自所述主机的识别所述物理分区的所述请求及所述请求的逻辑块地址转译为所述第一池的物理地址的所述操作包括将所接收的物理分区标识符及所述LBA范围中的LBA映射到所述第一存储器池中的物理位置且在所述物理位置上执行来自所述主机的请求。


4.根据权利要求2所述的NAND存储器装置，其中通过逻辑单元标识符号码LUN识别所述物理分区。


5.根据权利要求1所述的NAND存储器装置，其中来自所述第一存储器池的用于为所述物理分区服务的存储器单元经配置以满足在用以形成所述物理分区的所述命令中由所述主机指定的要求。


6.根据权利要求5所述的NAND存储器装置，其中所述要求是存储器单元经配置为单层单元SLC。


7.根据权利要求1所述的NAND存储器装置，其中所述NAND级逻辑分区对所述主机来说看似物理分区，且其中在不形成所述物理分区的情况下将指示已形成所述物理分区的响应发送到所述主机。


8.一种方法，其包括：
从主机接收用以在NAND存储器装置上形成第一存储器池的物理分区的命令；
利用所述第一存储器池形成NAND级逻辑分区而非形成所述物理分区，与第二逻辑分区共享所述第一存储器池；
将指示已形成所述物理分区的响应发送到所述主机；
将来自所述主机的识别所述物理分区的请求及逻辑块地址LBA转译为所述第一存储器池的物理地址；以及
在所述第一存储器池的所述物理地址上执行所述请求。


9.根据权利要求8所述的方法，其中将指示已形成所述物理分区的所述响应发送到所述主机包括提供物理分区标识符及介于零与基于由来自所述主机的用以形成所述物理分区的所述命令提供的大小的数字之间的LBA范围。


1...

【专利技术属性】
技术研发人员：K·坦派罗，S·A·琼，J·黄，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US