一种高精度XPPS时延一致性实现方法技术

本发明专利技术公开了一种高精度XPPS时延一致性实现方法，涉及时频分路技术领域。该方法基于FPGA实现，以标准时频源提供的1PPS为基准，以本地铷原子频标输出的10MHz为参考，通过铷钟驯服、分频、分路、单通道时延调整以及时延零值装订等技术，最终实现具有高精度时延一致性的XPPS时间信号输出。本发明专利技术可以满足日趋复杂的分布式系统对时间基准不断提升的要求，保证各单元设备之间的高精度同步与协调工作，实现系统运行各个环节的协调有序、连续一致，达到精密控制的目的。

【技术实现步骤摘要】
一种高精度XPPS时延一致性实现方法
本专利技术涉及时频分路
，特别是指一种高精度XPPS时延一致性实现方法，可用于分布式系统设备的时间基准源设计。
技术介绍
在日趋复杂的分布式系统中，使用相同的时间基准对系统中各单元设备协同运行起到基础性、根本性和保障性的作用。因此，很有必要建设一个多种类、多通道时间信号输出时延高度一致的时间基准系统，保证各单元设备之间的高精度同步与协调工作，实现系统运行各个环节的协调有序、连续一致，达到精密控制的目的。大系统所使用的时间信号通常由专用的时频基准源和时频信号分路设备组成，时频分路设备对时频基准源提供的1PPS时间信号进行分配及驱动放大，由时频分路设备保证各路输出的一致性。这种方式具有如下不足之处：1）时频分路设备输出的1PPS与时频基准源提供的1PPS之间有一定的时延差，差值与两者之间的连接线缆相关，在使用时没有补偿；2）时频分路设备输出至单元设备之间的链路延迟无法得到补偿；3）时频分路设备通常为对1PPS进行分路，对于10PPS、50PPS、100PPS等系统中常用时间信号没有涉及，在使用时需要单元设备自己生成，与时频基准源提供的1PPS的一致性无法保证。
技术实现思路
本专利技术的目的在于避免上述
技术介绍
中的不足而提供一种高精度XPPS时延一致性实现方法。本专利技术方法具有实现简单、通用性好、灵活度高、扩展性强等优点。本专利技术的目的是这样实现的：一种高精度XPPS时延一致性实现方法，基于FPGA实现，其包括以下步骤：（1）以铷原子频标输出的10MHz频率信号作为参考源；（2）以标准时频源提供的1PPS为基准，对铷原子频标进行驯服；（3）通过FPGA对参考源的10MHz频率信号进行分频，并使分频器在标准时频源输出的1PPS上升沿到来时清零，XPPS脉冲由同步后的分频器直接产生；（4）根据时延零值，通过FPGA对XPPS信号进行延迟后输出；（5）通过时钟分路器对XPPS信号进行分路，获得多路XPPS时间信号；（6）各路XPPS时间信号经过高精度延时补偿电路后隔离输出。进一步的，所述时延零值为通过示波器测量的各路XPPS时间信号与标准时频源提供的1PPS之间的时延值。进一步的，所述高精度延时补偿电路包括高精度可调电阻和接地的高精度可调电容。本专利技术相比
技术介绍
具有如下优点：1）本专利技术通过零值装订及高精度延时补偿电路修正单元设备XPPS时间基准与标准时频源1PPS时间信号之间的时延，各XPPS时间信号相位一致性好。2）本专利技术可扩展同步输出多路TOD、IRIG-B码（DC）时间信号，可输出具有高准确度、高稳定度、低相位噪声的1MHz、5MHz、10MHz等标准频率信号，为高精度应用及功能扩展奠定基础。附图说明图1为本专利技术实施例中的XPPS生成原理示意图。图2为本专利技术实施例中时频分路设备的原理框图。图3为本专利技术实施例中高精度延时补偿电路的原理图。具体实施方式以下结合附图对本专利技术做进一步的说明。一种高精度XPPS时延一致性实现方法，基于如图1所示的时频控制模块实现。该时频控制模块基于FPGA实现，包括主控单元、铷钟驯服及频率产生单元、时码产生单元、区放及隔离输出单元。其中，时频控制模块以标准时频源提供的1PPS为基准，驯服本地铷原子频标输出高频率准确度的10MHz信号，以该10MHz为参考进行分频、分路、时延调整，最终实现具有高精度时延一致性的XPPS时间信号输出。该方法包括以下步骤：（101）时频控制模块以铷原子频标输出的10MHz频率信号作为参考源；（102）时频控制模块以标准时频源提供的1PPS为基准，通过铷钟驯服及频率产生单元对铷原子频标进行驯服，提高铷钟的输出频率准确度；（103）同时，铷钟驯服及频率产生单元可扩展输出具有高准确度、高稳定度、低相位噪声的1MHz、5MHz、10MHz等标准频率信号，为高精度应用及功能扩展奠定基础；（104）时频控制模块通过FPGA实现时码产生单元，时码产生单元对10MHz频率参考进行分频，分频器在标准时频源输出的1PPS上升沿到来时清零，XPPS脉冲由同步后的分频器直接产生；（105）同时，时码产生单元可扩展输出与1PPS同步的TOD、IRIG-B码（DC）等时间信号；（106）时码产生单元根据CPU装订的时延零值，对生成的XPPS信号进行延迟后输出给区放电路；（107）区放电路采用专业时钟分路器件对XPPS信号进行分路，获得多路XPPS时间信号；（108）各路XPPS时间信号经过高精度延时补偿电路后隔离输出；（109）各路XPPS时间信号通过线缆提供给各单元设备。其中，步骤（106）中时延零值通过示波器测量各路XPPS时间信号与标准时频源提供的1PPS之间的时延值得到，通过时频控制模块的通信接口下发给CPU并固化存储到本地，FPGA使用该时延零值对同一类型XPPS输出时延进行粗调。其中，步骤（108）中高精度延时补偿电路如图3所示，其包括高精度可调电阻和接地的高精度可调电容。通过调整高精度延时补偿电路的电阻、电容值，对各通道XPPS输出时延进行精密调整，最终得到具有高精度时延一致性的XPPS时间信号。其中，时频控制模块的通信接口可以根据工程实际采用串口、网口、CAN等标准接口，接口实现方式灵活。总之，该方法基于FPGA实现，以标准时频源提供的1PPS为基准，以本地铷原子频标输出的10MHz为参考，通过铷钟驯服、分频、分路、单通道时延调整以及时延零值装订等技术，最终实现具有高精度时延一致性的XPPS时间信号输出。本专利技术可以满足日趋复杂的分布式系统对时间基准不断提升的要求，保证各单元设备之间的高精度同步与协调工作，实现系统运行各个环节的协调有序、连续一致，达到精密控制的目的。除上述实施例外，本专利技术还可以有其它实施方式，凡采用等同替换或等效替换形式的技术方案，均落在本专利技术要求的保护范围。本文档来自技高网...

【技术保护点】
1.一种高精度XPPS时延一致性实现方法，其特征在于，基于FPGA实现，包括以下步骤：/n（1）以铷原子频标输出的10MHz频率信号作为参考源；/n（2）以标准时频源提供的1PPS为基准，对铷原子频标进行驯服；/n（3）通过FPGA对参考源的10MHz频率信号进行分频，并使分频器在标准时频源输出的1PPS上升沿到来时清零，XPPS脉冲由同步后的分频器直接产生；/n（4）根据时延零值，通过FPGA对XPPS信号进行延迟后输出；/n（5）通过时钟分路器对XPPS信号进行分路，获得多路XPPS时间信号；/n（6）各路XPPS时间信号经过高精度延时补偿电路后隔离输出。/n

【技术特征摘要】
1.一种高精度XPPS时延一致性实现方法，其特征在于，基于FPGA实现，包括以下步骤：
（1）以铷原子频标输出的10MHz频率信号作为参考源；
（2）以标准时频源提供的1PPS为基准，对铷原子频标进行驯服；
（3）通过FPGA对参考源的10MHz频率信号进行分频，并使分频器在标准时频源输出的1PPS上升沿到来时清零，XPPS脉冲由同步后的分频器直接产生；
（4）根据时延零值，通过FPGA对XPPS信号进行延迟后输出；
（5）通过时钟分路...

【专利技术属性】
技术研发人员：左兆辉，蔚保国，易卿武，戴群雄，王铮，霍海强，戎强，刘超，刘晓宇，陈涛，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：河北;13