【技术实现步骤摘要】
一种用于集成IC的外部静电防护电路
本专利技术涉及静电防护
,具体是一种用于集成IC的外部静电防护电路。
技术介绍
随着集成电路制造工艺进入深亚微米及纳米时代,静电放电(英文简称ESD)现象愈发成为影响芯片可靠性的重要因素之一。当两种带不同电荷的物体相互靠近或者接触时,两者之间的介质被击穿,形成瞬态的电荷转移,这就是所谓的静电放电。日常生活中,人们也能够感知到静电,由于其电量低、作用时间短、能量小,不会对人体造成伤害,但在集成电路中,很多不被人体感知的静电就足以对一些电子元器件造成损伤。芯片在制造、封装、测试、运输以及使用过程中,都有可能面临ESD的冲击。若没有在芯片中添加ESD防护模块,芯片极易被打坏。在以往的集成电路设计中,由于栅氧化层较厚且工艺线宽大,芯片的抗ESD能力普遍较好,只需要针对芯片中薄弱的部位进行ESD防护设计即可。但随着集成电路制造工艺的不断发展,晶体管尺寸越来越小、栅氧层变薄等一系列工艺上的变化,使得ESD很容易对芯片造成损害。有统计数据显示,集成电路失效产品中有38%是由ESD或EOS引起的。为减少甚至避免ESD对芯片造成的损害,通常采用在片内进行ESD防护设计,但是考虑到芯片尺寸和成本问题,在芯片每个可能存在ESD风险的引脚均设置ESD防护模块,是不太实际的。
技术实现思路
针对上述技术问题,本专利技术提供一种用于集成IC的外部静电防护电路,用于提升集成IC的整体抗ESD能力。一种用于集成IC的外部静电防护电路,将ESD防护薄弱又容易产生静电 ...
【技术保护点】
1.一种用于集成IC的外部静电防护电路,其特征在于,将ESD防护薄弱又容易产生静电的引脚反向连接稳压管,再连接至ESD防护能力较强的电路。/n
【技术特征摘要】
1.一种用于集成IC的外部静电防护电路,其特征在于,将ESD防护薄弱又容易产生静电的引脚反向连接稳压管,再连接至ESD防护能力较强的电路。
2.根据权利要求1所述的用于集成IC的外部静电防护...
【专利技术属性】
技术研发人员:刘颖异,李文昌,张宾,
申请(专利权)人:合肥宽芯电子技术有限公司,
类型:发明
国别省市:安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。