光电集成器件及其制备方法技术

本发明专利技术涉及一种光电集成器件及其制备方法。该制备方法包括：在所述衬底上生长P掺杂Ge埋层、本征GeSn层、N掺杂Ge层、N掺杂Si层和保护层；刻蚀第一指定区域的所述保护层、所述N掺杂Si层以及所述N掺杂Ge层分别形成LED和探测器的负电极区域；刻蚀第二指定区域的所述第一GeSn区、所述第二GeSn区以及所述第三GeSn区分别形成LED和探测器的正电极区域、锥形波导以及所述锥形波导两侧的隔离沟槽；在所述隔离沟槽中生长隔离层，在所述锥形波导上生长覆盖层；形成金属电极最终制备出所述光电集成器件。本发明专利技术利用Si基改性Ge材料，形成Si衬底上发光器件、波导以及探测器件的同层单片光电集成器件，器件结构新颖、器件集成度高、工艺成本低。

【技术实现步骤摘要】
光电集成器件及其制备方法
本专利技术涉及集成电路
，特别涉及一种光电集成器件及其制备方法。
技术介绍
随着光通信技术的不断发展，单片光电集成为未来计算机和通信领域高性能、低功耗光电集成电路的重要解决方案。在光学器件、电学器件以及光电集成领域，Ⅲ-Ⅴ族半导体材料已经有了相当广泛的应用，但是，其与现有的Si工艺不兼容、生产成本高和工艺周期较长，制约着其进一步的发展。因此，寻找与当前Si工艺相兼容，光电性能良好的新材料成为半导体领域关注的新热点。Ge与Si同属IV族半导体，与Si工艺兼容。同时，其间接带隙禁带宽度为0.664eV，直接带隙禁带宽度为0.8eV，二者能量差仅为136meV。这样的能带结构稍加改性，极有可能演绎出单片光电集成所需要的材料。而事实上也确实如此，研究表明，通过改性作用，间接带隙型Ge半导体可转化为直接带隙型改性Ge。直接带隙型改性Ge相较于Ge半导体，载流子辐射复合效率高，应用于发光器件(如LED、激光器)时器件发光效率显著提升；改性Ge由于其能级分裂、有效质量减小，载流子迁移率相较Ge载流子迁移率更高，其还可将其应用于电子器件。Si基改性Ge薄膜可在同层实现发光器件、波导以及探测器件的集成形成光电集成器件，但是，如何制备光电集成器件并调制集成器件中发光器件、波导以及探测器的能带结构成为亟待解决的问题。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种光电集成器件及其制备方法。具体地，本专利技术一个实施例提出的一种光电集成器件的制备方法，包括：选取衬底；在所述衬底上生长P掺杂Ge埋层；在所述埋层上生长本征GeSn层；利用部分掩模工艺控制所述本征GeSn层中Sn组分的含量形成第一GeSn区、第二GeSn区以及第三GeSn区；在所述第一GeSn区、所述第二GeSn区以及所述第三GeSn区上生长N掺杂Ge层；在所述N掺杂Ge层上生长N掺杂Si层；在所述N掺杂Si层上生长保护层；刻蚀第一指定区域的所述保护层、所述N掺杂Si层以及所述N掺杂Ge层分别形成LED和探测器的负电极区域；刻蚀第二指定区域的所述第一GeSn区、所述第二GeSn区以及所述第三GeSn区分别形成LED和探测器的正电极区域、锥形波导以及所述锥形波导两侧的隔离沟槽；在所述隔离沟槽中生长隔离层，在所述锥形波导上生长覆盖层；在所述LED的正电极区域、负电极区域以及所述探测器的正电极区域、负电极区域生长金属形成金属电极最终制备出所述光电集成器件。在本专利技术的一个实施例中，在所述埋层上生长本征GeSn层，包括：在350℃温度下，利用减压CVD工艺在所述埋层上生长厚度为250nm的本征GeSn层。在本专利技术的一个实施例中，利用部分掩模工艺控制所述本征GeSn层中Sn组分的含量形成第一GeSn区、第二GeSn区以及第三GeSn区，包括：利用部分掩模工艺控制所述本征GeSn层的一侧部分的Sn组分含量为3％形成第一GeSn区；利用部分掩模工艺控制所述本征GeSn层的中间部分的Sn组分含量为1％形成第二GeSn区；利用部分掩模工艺控制所述本征GeSn层的另一侧部分的Sn组分含量为5％形成第三GeSn区。在本专利技术的一个实施例中，在所述第一GeSn区、所述第二GeSn区以及所述第三GeSn区上生长N掺杂Ge层，包括：在160℃温度下，利用CVD工艺在所述第一GeSn区、所述第二GeSn区以及所述第三GeSn区上生长N掺杂Ge层。在本专利技术的一个实施例中，在所述N掺杂Ge层上生长N掺杂Si层，包括：在275℃～325℃温度下，利用CVD工艺在所述N掺杂Ge层上生长N掺杂Si层。在本专利技术的一个实施例中，在所述N掺杂Si层上生长保护层，包括：利用LPCVD工艺在所述N掺杂Si层上生长二氧化硅层。在本专利技术的一个实施例中，刻蚀第一指定区域的所述保护层、所述N掺杂Si层以及所述N掺杂Ge层，包括：利用干法刻蚀工艺，采用HF刻蚀第一指定区域的所述保护层、所述N掺杂Si层；利用干法刻蚀工艺，采用浓度比为1：2.5：10的HF：HNO3：CH3COOH，继续刻蚀第一指定区域的所述N掺杂Ge层分别形成LED和探测器的负电极区域。在本专利技术的一个实施例中，，刻蚀第二指定区域的所述第一GeSn区、所述第二GeSn区以及所述第三GeSn区，包括：利用干法刻蚀工艺，采用浓度比为1：2.5：10的HF：HNO3：CH3COOH，刻蚀第二指定区域的第一GeSn区、所述第二GeSn区以及所述第三GeSn区，直至刻蚀至所述P掺杂Ge埋层表面。在本专利技术的一个实施例中，在所述隔离沟槽中生长隔离层，包括：通过SiH4和O2，在所述隔离沟槽中淀积厚度为20nm的二氧化硅隔离层；利用干法刻蚀工艺刻蚀所述二氧化硅隔离层。本专利技术另一个实施例提出的一种光电集成器件，所述光电集成器件由上述实施例任一项所述的方法制备形成。本专利技术的有益效果如下：1)本专利技术利用Si基改性Ge材料，形成Si衬底上发光器件、波导以及探测器件的同层单片光电集成器件，器件结构新颖、器件集成度高、工艺成本低；2)本专利技术利用Sn组份调制集成器件中发光器件、波导以及探测器的能带结构，减少了工艺步骤，优化了工艺过程，进一步降低工艺成本。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。附图说明下面将结合附图，对本专利技术的具体实施方式进行详细的说明。图1为本专利技术实施例提供的一种光电集成器件的制备方法的流程示意图；图2a～图2j为本专利技术实施例提供的一种光电集成器件的制备工艺示意图；图2k为本专利技术实施例提供的图2g所示的光电集成器件制备工艺形成的光电集成器件的俯视图；图2l为本专利技术实施例提供的图2h所示的光电集成器件制备工艺形成的光电集成器件的俯视图；图2m为本专利技术实施例提供的图2i所示的光电集成器件制备工艺形成的光电集成器件的俯视图；图2n为本专利技术实施例提供的图2j所示的光电集成器件制备工艺形成的光电集成器件的俯视图；图3为本专利技术实施例提供的一种光电集成器件的示意图；图4a～4c为本专利技术实施例提供的三种锥形波导的俯视示意图；图5为本专利技术实施例提供的直线型、凸型、凹型三种锥形波导的不同波长下的透射度示意图；图6为本专利技术实施例提供的锥形波导在5μm、10μm、15μm三种长度下的不同波长的透射度示意图；图7为本专利技术实施例提供的隔离层在不同厚度下的透射度示意图；图8为本专利技术实施例提供的覆盖层在不同波长下的透射度示意图。具体本文档来自技高网...

【技术保护点】
1.一种光电集成器件的制备方法，其特征在于，包括：/n选取衬底；/n在所述衬底上生长P掺杂Ge埋层；/n在所述埋层上生长本征GeSn层；/n利用部分掩模工艺控制所述本征GeSn层中Sn组分的含量形成第一GeSn区、第二GeSn区以及第三GeSn区；/n在所述第一GeSn区、所述第二GeSn区以及所述第三GeSn区上生长N掺杂Ge层；/n在所述N掺杂Ge层上生长N掺杂Si层；/n在所述N掺杂Si层上生长保护层；/n刻蚀第一指定区域的所述保护层、所述N掺杂Si层以及所述N掺杂Ge层分别形成LED和探测器的负电极区域；/n刻蚀第二指定区域的所述第一GeSn区、所述第二GeSn区以及所述第三GeSn区分别形成LED和探测器的正电极区域、锥形波导以及所述锥形波导两侧的隔离沟槽；/n在所述隔离沟槽中生长隔离层，在所述锥形波导上生长覆盖层；/n在所述LED的正电极区域、负电极区域以及所述探测器的正电极区域、负电极区域生长金属形成金属电极最终制备出所述光电集成器件。/n

【技术特征摘要】
1.一种光电集成器件的制备方法，其特征在于，包括：
选取衬底；
在所述衬底上生长P掺杂Ge埋层；
在所述埋层上生长本征GeSn层；
利用部分掩模工艺控制所述本征GeSn层中Sn组分的含量形成第一GeSn区、第二GeSn区以及第三GeSn区；
在所述第一GeSn区、所述第二GeSn区以及所述第三GeSn区上生长N掺杂Ge层；
在所述N掺杂Ge层上生长N掺杂Si层；
在所述N掺杂Si层上生长保护层；
刻蚀第一指定区域的所述保护层、所述N掺杂Si层以及所述N掺杂Ge层分别形成LED和探测器的负电极区域；
刻蚀第二指定区域的所述第一GeSn区、所述第二GeSn区以及所述第三GeSn区分别形成LED和探测器的正电极区域、锥形波导以及所述锥形波导两侧的隔离沟槽；
在所述隔离沟槽中生长隔离层，在所述锥形波导上生长覆盖层；
在所述LED的正电极区域、负电极区域以及所述探测器的正电极区域、负电极区域生长金属形成金属电极最终制备出所述光电集成器件。


2.如权利要求1所述的方法，其特征在于，在所述埋层上生长本征GeSn层，包括：
在350℃温度下，利用减压CVD工艺在所述埋层上生长厚度为250nm的本征GeSn层。


3.如权利要求1所述的方法，其特征在于，利用部分掩模工艺控制所述本征GeSn层中Sn组分的含量形成第一GeSn区、第二GeSn区以及第三GeSn区，包括：
利用部分掩模工艺控制所述本征GeSn层的一侧部分的Sn组分含量为3％形成第一GeSn区；
利用部分掩模工艺控制所述本征GeSn层的中间部分的Sn组分含量为1％形成第二GeSn区；
利用部分掩模工艺控制所述本征GeSn层的另一侧部分的Sn组分含量为5％形成第三GeSn区。


4.如权利要求1所述的方法，其特征在于，在所...

【专利技术属性】
技术研发人员：薛磊，尹晓雪，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西;61