带隙基准电路制造技术

一种带隙基准电路，包括：第一电流镜；带隙核心电路，所述带隙核心电路包括：第一双极型晶体管、第二双极型晶体管和第三双极型晶体管，第一双极型晶体管和第二双极型晶体用于形成正温度系数电流，第三双极型晶体管用于形成负温度系数电流；负反馈单元，所述负反馈单元适于提供第一电流至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点，所述负反馈单元还适于提供第二电流至第三双极型晶体管的集电极，第一电流等于第二电流的两倍。所述带隙基准电路的性能得到提高。

【技术实现步骤摘要】
带隙基准电路
本专利技术涉及集成电路
，尤其涉及一种带隙基准电路。
技术介绍
带隙基准电路具有低温度系数，低电源电压以及可与标准CMOS工艺兼容等优点，被广泛的应用于数/模转换、模/数转换、存储器以及开关电源等数模混合电路系统中。带隙基准电路输出电压的稳定性以及抗噪声能力是影响各种应用系统精度的关键因素。随着应用系统精度的不断提高，对带隙基准电路的温度、电压和工艺的稳定性要求也越来越高。带隙基准电路的工作原理是：根据硅材料的带隙电压与温度无关的特性，利用双极性晶体管的基极-发射极的电压的负温度系数与不同电流密度下两个双极性晶体管基极-发射极电压的差值的正温度系数相互补偿，使输出的电压达到很低的温度漂移。然而，现有的带隙基准电路的性能还有待提高。
技术实现思路
本专利技术解决的问题是提供一种带隙基准电路，以提高带隙基准电路的性能。为解决上述问题，本专利技术提供一种带隙基准电路，包括：第一电流镜；带隙核心电路，所述带隙核心电路包括：第一双极型晶体管、第二双极型晶体管和第三双极型晶体管，第一双极型晶体管和第二双极型晶体用于形成正温度系数电流，第三双极型晶体管用于形成负温度系数电流，第一双极型晶体管的基极和第二双极型晶体管的基极连接，第三双极型晶体管的基极和第三双极型晶体管的集电极连接，第一双极型晶体管的集电极、第二双极型晶体管的集电极、第三双极型晶体管的集电极分别连接第一电流镜；负反馈单元，所述负反馈单元适于提供第一电流至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点，所述负反馈单元还适于提供第二电流至第三双极型晶体管的集电极，第一电流等于第二电流的两倍。可选的，所述带隙核心电路还包括：第一电阻和第二电阻，第一电阻的一端与第二双极型晶体管的发射极连接，第二电阻的一端与第三双极型晶体管的发射极连接，第一双极型晶体管的发射极、第一电阻的另一端以及第二电阻的另一端均连接至地线。可选的，所述负反馈单元包括：第二电流镜，第二电流镜包括第一支路和第二支路，第一支路与第一双极型晶体管的基极和第二双极型晶体管的基极的连接点连接，第二支路与第三双极型晶体管的集电极连接，第一支路适于提供第一电流至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点，第二支路适于提供第二电流至第三双极型晶体管的集电极。可选的，第一支路包括第一MOS晶体管，第二支路包括第二MOS晶体管，第一MOS晶体管和第二MOS晶体管的类型为P型，第一MOS晶体管的源极和第二MOS晶体管的源极连接至电源线，第一MOS晶体管的栅极和第二MOS晶体管的栅极连接，第一MOS晶体管的漏极连接至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点连接，第二MOS晶体管的漏极连接至第三双极型晶体管的集电极。可选的，所述负反馈单元还包括：运算放大器，所述运算放大器具有第一输入端和第二输入端，第一输入端与第一双极型晶体管的集电极连接，第二输入端与第二双极型晶体管的集电极连接，所述运算放大器的输出端与第一MOS晶体管的栅极以及第二MOS晶体管的栅极连接。可选的，第一MOS晶体管的沟道宽长比与第二MOS晶体管的沟道宽长之间的比值为2：1。可选的，第一电流镜包括：第三MOS晶体管、第四MOS晶体管和第五MOS晶体管，第三MOS晶体管、第四MOS晶体管和第五MOS晶体管的类型为P型，第三MOS晶体管的栅极、第三MOS晶体管的漏极、第四MOS晶体管的栅极、第五MOS晶体管的栅极和第一双极型晶体管的集电极连接，第三MOS晶体管的源极、第四MOS晶体管的源极和第五MOS晶体管的源极连接至电源线，第四MOS晶体管的漏极与第二双极型晶体管的集电极连接，第五MOS晶体管的漏极与第三双极型晶体管的集电极连接。可选的，第一双极型晶体管的类型为PNP型，第二双极型晶体管的类型为PNP型，第三双极型晶体管的类型为PNP型。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的带隙基准电路中，包括负反馈单元，所述负反馈单元适于提供第一电流至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点，所述负反馈单元还适于提供第二电流至第三双极型晶体管的集电极，第一电流等于第二电流的两倍，这样使得第二双极型晶体管的发射极电流等于第三双极型晶体管的发射极电流，这样避免基准电压受到第二双极型晶体管的基极电流的影响，降低了基准电压的温度漂移。综上，提高了带隙基准电路的性能。附图说明图1是一种带隙基准电路的示意图；图2是本专利技术一实施例中带隙基准电路的示意图。具体实施方式正如
技术介绍
所述，现有的带隙基准电路的性能较差。一种带隙基准电路，参考图1，包括：第一MOS晶体管MP11、第二MOS晶体管MP22、第三MOS晶体管MP33、第一双极型晶体管Q11、第二双极型晶体管Q22、第三双极型晶体管Q33、第一电阻R11、第二电阻R22；MP11的栅极、MP22的栅极、MP33的栅极以及MP22的源极连接在一起，MP11的漏极、MP22的漏极和MP33的漏极均连接在电源线VDD，MP11的源极与Q11的集电极连接，MP22的源极与Q22的集电极连接，MP33的源极与Q33的集电极连接，Q11的基极与Q22的基极连接且与Q11的集电极连接，Q33的集电极与Q33的基极连接，Q22的发射极与R11的一端连接，Q33的发射极与R22的一端连接，Q11的发射极、R11的另一端以及R22的另一端均连接至地线VSS，Q33的集电极输出带隙基准电压VREF。在图1示出的电路中，VREF＝((VBE(Q11)-VBE(Q22))/R11-Ib22)*R22+VBE(Q33)，其中，VBE(Q11)为Q11的基极-发射极电压，VBE(Q22)为Q22的基极-发射极电压，Ib22为Q22的基极电流，VBE(Q33)为Q33的基极-发射极电压。(VBE(Q11)-VBE(Q22))*R22/R11具有正温度系数，VBE(Q33)具有负温度系数，因此VREF理想情况下希望输出一个与温度变化无关的量。然而，由于VREF中存在Ib22项，因此导致较大的温度漂移。为了解决上述技术问题，本专利技术提供一种带隙基准电路，包括：负反馈单元，所述负反馈单元适于提供第一电流至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点，所述负反馈单元还适于提供第二电流至第三双极型晶体管的集电极，第一电流等于第二电流的两倍。所述带隙基准电路的性能得到提高。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。本专利技术一实施例提供一种带隙基准电路，请参考图2，包括：第一电流镜200；带隙核心电路300，所述带隙核心电路300包括：第一双极型晶体管Q1、第二双极型晶体管Q2和第三双极型晶体管Q3，第一双极型晶体管Q1和第二双极型晶体Q2用于形成正温度系数电流，第三双极型晶体管Q3用于形成负温度系数电流，第一双极型晶体管Q1的基极和第二双本文档来自技高网...

【技术保护点】
1.一种带隙基准电路，其特征在于，包括：/n第一电流镜；/n带隙核心电路，所述带隙核心电路包括：第一双极型晶体管、第二双极型晶体管和第三双极型晶体管，第一双极型晶体管和第二双极型晶体用于形成正温度系数电流，第三双极型晶体管用于形成负温度系数电流，第一双极型晶体管的基极和第二双极型晶体管的基极连接，第三双极型晶体管的基极和第三双极型晶体管的集电极连接，第一双极型晶体管的集电极、第二双极型晶体管的集电极、第三双极型晶体管的集电极分别连接第一电流镜；/n负反馈单元，所述负反馈单元适于提供第一电流至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点，所述负反馈单元还适于提供第二电流至第三双极型晶体管的集电极，第一电流等于第二电流的两倍。/n

【技术特征摘要】
1.一种带隙基准电路，其特征在于，包括：
第一电流镜；
带隙核心电路，所述带隙核心电路包括：第一双极型晶体管、第二双极型晶体管和第三双极型晶体管，第一双极型晶体管和第二双极型晶体用于形成正温度系数电流，第三双极型晶体管用于形成负温度系数电流，第一双极型晶体管的基极和第二双极型晶体管的基极连接，第三双极型晶体管的基极和第三双极型晶体管的集电极连接，第一双极型晶体管的集电极、第二双极型晶体管的集电极、第三双极型晶体管的集电极分别连接第一电流镜；
负反馈单元，所述负反馈单元适于提供第一电流至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点，所述负反馈单元还适于提供第二电流至第三双极型晶体管的集电极，第一电流等于第二电流的两倍。


2.根据权利要求1所述的带隙基准电路，其特征在于，所述带隙核心电路还包括：第一电阻和第二电阻，第一电阻的一端与第二双极型晶体管的发射极连接，第二电阻的一端与第三双极型晶体管的发射极连接，第一双极型晶体管的发射极、第一电阻的另一端以及第二电阻的另一端均连接至地线。


3.根据权利要求1所述的带隙基准电路，其特征在于，所述负反馈单元包括：第二电流镜，第二电流镜包括第一支路和第二支路，第一支路与第一双极型晶体管的基极和第二双极型晶体管的基极的连接点连接，第二支路与第三双极型晶体管的集电极连接，第一支路适于提供第一电流至第一双极型晶体管的基极和第二双极型晶体管的基极的连接点，第二支路适于提供第二电流至第三双极型晶体管的集电极。


4.根据权利要求3所述的带隙基准电路，其特征在于，第一支路包括第一MOS晶体管，第二支路包括第二MOS晶体管，第一M...

【专利技术属性】
技术研发人员：曾令刚，睢宏哲，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31