一种音视频同步电路制造技术

本申请涉及一种音视频同步电路，包括ZYNQ模块，包括FPGA芯片、PCM捕获器、计时器，所述PCM捕获器与FPGA芯片连接，所述计时器设置在所述FPGA芯片内；海思处理模块，包括海思芯片，所述海思芯片内设置有视频编码器、Muxer复用器；其中，所述海思芯片与所述FPGA芯片连接，所述海思芯片用于获取所述ZYNQ模块的音频编码帧且向所述FPGA芯片发送PCR值；设于所述FPGA芯片内的所述计时器用于储存PCR值；所述ZYNQ模块、所述海思处理模块通过PCR值进行同步。其有益效果在于：实现ZYNQ模块的音频数据和海思处理模块的视频数据同步输出，达到良好的视听效果。

【技术实现步骤摘要】
一种音视频同步电路
本申请涉及数据处理
，特别涉及一种音视频同步电路。
技术介绍
音视频同步控制是视频会议领域的研究热点，音视频同步与否对于视频会议的体验影响重大。当前解决音视频不同步的方案很多，如多路复用法(音视频帧打包传输)、同步标记法(对音视频相关帧打标签，播放时根据标签进行播放)等。关于音频和视频编码是在两个不同系统下完成，这涉及到一个音视频同步方案处理，即使两个系统下的时钟都是27MHz，但由于这两个时钟不是同源的，随着系统运行时间比较长，这两个时钟的偏差值将会变大，最后导致音视频出现不同步。
技术实现思路
本申请为了解决上述技术问题，提供了一种音视频同步电路，包括ZYNQ模块，包括FPGA芯片、PCM捕获器、计时器，所述PCM捕获器与FPGA芯片连接，所述计时器设置在所述FPGA芯片内；海思处理模块，包括海思芯片，所述海思芯片内设置有视频编码器、Muxer复用器；其中，所述海思芯片与所述FPGA芯片连接，所述海思芯片用于获取所述ZYNQ模块的音频编码帧且向所述FPGA芯片发送PCR值；设于所述FPGA芯片内的所述计时器用于储存PCR值；所述ZYNQ模块、所述海思处理模块通过PCR值进行同步。可选地，所述FPGA芯片与海思芯片之间还设置有音频编码器，所述音频编码器设置在ZYNQ模块内；所述音频编码器通过与所述PCM捕获器连接获取PCM数据，且对所述PCM数据进行压缩编码；所述音频编码器与计时器连接获取音频帧PTS，所述音频编码器的输出端连接在海思芯片并向海思芯片输出音频编码帧。可选地，所述Muxer复用器与视频编码器连接，且所述Muxer复用器设置在所述海思芯片的接口与音频编码器连接；所述Muxer复用器整合视频编码器的视频帧PTS、音频编码器的音频帧PTS，进行同步输出。可选地，所述FPGA芯片型号为XC7Z010-1CLG484C。可选地，所述PCM捕获器包括PCM芯片，所述PCM芯片设置有连接端、通讯端，所述通讯端通过电阻与FPGA芯片连接，所述连接端与外部VGA接口之间还连接有电容。可选地，所述PCM芯片型号为PCM1864。可选地，还包括27MHZ振荡器，所述27MHZ振荡器的电源输入端还有至少一个滤波电容，所述27MHZ振荡器的输出端与设置在所述FPGA内的计时器连接。可选地，所述海思芯片型号为HI3521AV100芯片。本申请的一种音视频同步电路，海思处理模块与ZYNQ模块连接，海思芯片用于获取ZYNQ模块的音频编码帧且向FPGA芯片发送PCR值和视频帧PTS；设于FPGA芯片内的计时器用于储存PCR值；ZYNQ模块、海思处理模块通过PCR值进行同步。其有益效果在于：实现ZYNQ模块的音频数据和海思处理模块的视频数据同步输出，达到良好的视听效果。附图说明图1为本申请实施例的本电路示意图。图2为本申请实施例的FPGA芯片示意图。图3为本申请实施例的海思芯片示意图。图4为本申请实施例的PCM芯片示意图。图5为本申请实施例的27MHZ振荡器示意图。具体实施方式下面结合附图对本申请的较佳实施例进行详细阐述，以使本申请的优点和特征更易被本领域技术人员理解，从而对本申请的保护范围作出更为清楚的界定。在如图1-5所示的实施例中，本申请提供了一种音视频同步电路，包括ZYNQ模块，包括FPGA芯片U1、PCM捕获器、计时器，PCM捕获器与FPGA芯片U1连接，计时器设置在FPGA芯片U1内；海思处理模块，包括海思芯片U2，海思芯片U2内设置有视频编码器、Muxer复用器；其中，海思芯片U2与FPGA芯片U1连接，海思芯片U2用于获取ZYNQ模块的音频编码帧且向FPGA芯片U1发送PCR值；设于FPGA芯片U1内的计时器用于储存PCR值；ZYNQ模块、海思处理模块通过PCR值进行同步。在本实施例中，FPGA芯片U1、PCM捕获器、计时器设置在ZYNQ系统中，PCM捕获器与FPGA芯片U1通信连接，FPGA芯片U1内还设置有计时器；海思处理模块的海思芯片U2，通过视频编码器和Muxer复用，用于视频编码和音视频的Muxer复用。本申请通过FPGA的音频编码器同步海思芯片U2的PCR值进行同步，为了获取准确的海思芯片U2的PCR值，减少由于个别视频帧PTS导致的误差，可以通过采用视频帧PTS的平均值获取。监控到视频编码后的一帧，同时获取对应的视频帧PTS，统计实时连续8个视频帧PTS的值，计算其平均值得到同步PCR值。然后Zynq模块大概在一定时间内向海思芯片U2的Muxer复用器发起一个PCR获取请求帧，Zynq模块获取到PCR值设置到FPGA芯片U1的计时器内，计时器模块重新计算音频编码器的音频帧PTS。实现ZYNQ模块的音频PTS和海思处理模块的视频PTS同步输出，达到良好的视听效果。在上述实施例的一种实施方式中，FPGA芯片U1与海思芯片U2之间还设置有音频编码器，音频编码器设置在ZYNQ模块内；音频编码器通过与PCM捕获器连接获取PCM数据，且对PCM数据进行压缩编码；音频编码器与计时器连接获取音频帧PTS，音频编码器的输出端连接在海思芯片U2并向海思芯片U2输出音频编码帧。Muxer复用器与视频编码器连接，且Muxer复用器设置在海思芯片U2的接口与音频编码器连接；Muxer复用器整合视频编码器的视频帧PTS、音频编码器的音频帧PTS，进行同步输出。在本实施例中，ZYNQ模块的音频编码器每3分钟向海思芯片U2的Muxer复用器发起一个PCR获取请求，海思芯片U2将会把同步PCR值发回到Zynq模块的音频编码器；音频编码器把得到的PCR值通过寄存器写给FPGA芯片U1的计时器；音频编码器重新计数音频帧PTS值给到PCM捕获器，FPGA芯片U1获取音频PCM，同时把当前的计时器，即音频帧PTS，同步写入到一个锁存寄存器；音频编码器把PCM捕获器捕获到PCM数据进行压缩编码，同时把对应的音频帧PTS也进行绑定，然后发送给海思芯片U2的Muxer复用器，Muxer复用器获取整合视频编码器的ES和PTS、音频编码器的ES和PTS复用成TS输出。实现ZYNQ模块的音频PTS和海思处理模块的视频PTS同步输出。在一些实施例中，FPGA芯片U1可以是型号为XC7Z010-1CLG484C的芯片。在一些实施例中，PCM捕获器包括PCM芯片U3，PCM芯片U3设置有连接端、通讯端，通讯端通过电阻与FPGA芯片U1连接，连接端与外部VGA接口之间还连接有电容。在本实施例中，PCM芯片型号可以是PCM1864。在一些实施例中，还包括27MHZ振荡器OSC，27MHZ振荡器OSC的电源输入端还有至少一个用于过滤杂波的滤波电容，27MHZ振荡器OSC的输出端与设置在FPGA内的计时器连接。27MHZ振荡器OSC给计时器提供时钟信号。在一些实施例中，海思芯片U2型号为HI3521AV1本文档来自技高网...

【技术保护点】
1.一种音视频同步电路，其特征在于，包括/nZYNQ模块，包括FPGA芯片、PCM捕获器、计时器，所述PCM捕获器与FPGA芯片连接，所述计时器设置在所述FPGA芯片内；/n海思处理模块，包括海思芯片，所述海思芯片内设置有视频编码器、Muxer复用器；/n其中，所述海思芯片与所述FPGA芯片连接，所述海思芯片用于获取所述ZYNQ模块的音频编码帧且向所述FPGA芯片发送PCR值；设于所述FPGA芯片内的所述计时器用于储存PCR值；所述ZYNQ模块、所述海思处理模块通过PCR值进行同步。/n

【技术特征摘要】
1.一种音视频同步电路，其特征在于，包括
ZYNQ模块，包括FPGA芯片、PCM捕获器、计时器，所述PCM捕获器与FPGA芯片连接，所述计时器设置在所述FPGA芯片内；
海思处理模块，包括海思芯片，所述海思芯片内设置有视频编码器、Muxer复用器；
其中，所述海思芯片与所述FPGA芯片连接，所述海思芯片用于获取所述ZYNQ模块的音频编码帧且向所述FPGA芯片发送PCR值；设于所述FPGA芯片内的所述计时器用于储存PCR值；所述ZYNQ模块、所述海思处理模块通过PCR值进行同步。


2.根据权利要求1所述的一种音视频同步电路，其特征在于，所述FPGA芯片与海思芯片之间还设置有音频编码器，所述音频编码器设置在ZYNQ模块内；所述音频编码器通过与所述PCM捕获器连接获取PCM数据，且对所述PCM数据进行压缩编码；所述音频编码器与计时器连接获取音频帧PTS，所述音频编码器的输出端连接在海思芯片并向海思芯片输出音频编码帧。


3.根据权利要求2所述的一种音视频同步电路，其特征在于，所述Muxer复用器与视频编码器连接，且...

【专利技术属性】
技术研发人员：占杰，邹伟华，李伟，
申请(专利权)人：伟乐视讯科技股份有限公司，
类型：新型
国别省市：广东;44