一次性可编程存储器单元及其存储器和存储器系统技术方案

可以提供一种一次性可编程(OTP)存储器单元以及包括OTP存储器单元的OTP存储器和存储器系统。该OTP存储器单元包括串联连接在处于浮置状态的第一节点和第二节点之间的主OTP单元晶体管、冗余OTP单元晶体管和存取晶体管。OTP存储器单元被配置为在编程操作期间，将编程电压施加到主OTP单元晶体管和冗余OTP单元晶体管的栅极，以及将低于该编程电压的编程存取电压施加到存取晶体管的栅极。

【技术实现步骤摘要】
一次性可编程存储器单元及其存储器和存储器系统相关申请的交叉引用根据35U.S.C.§119，本申请要求于2019年1月4日向韩国知识产权局(KIPO)提交的第10-2019-0001009号韩国专利申请的优先权，该申请的公开内容通过引用整体并入本文。
示例实施例涉及一次性可编程(one-timeprogrammable，OTP)存储器单元、具有OTP存储器单元的OTP存储器和存储器系统，和/或操作它们的方法。
技术介绍
一次性可编程(OTP)存储器可以体现为独立的器件或者被包括在另一个器件(例如，半导体存储器器件或者系统器件(片上系统(system-on-chip，SOC)))中。OTP存储器可以用于提供修复信息，以控制使用冗余单元来替换半导体存储器器件的缺陷单元，用于启用或禁用半导体存储器器件或系统器件的一部分，或者用于调整电路的电容值或电阻值。
技术实现思路
本专利技术构思的一些示例实施例旨在提供具有减小的面积的一次性可编程(OTP)存储器单元、和包括OTP存储器单元的OTP存储器和存储器系统，和/或操作它们的方法。本专利技术构思的示例实施例的方面不限于此，以及本领域普通技术人员将从以下描述中清楚地理解本文未提及的其他方面。根据本专利技术构思的示例实施例，一次性可编程(OTP)存储器单元可以包括串联连接在第一节点和第二节点之间的主OTP单元晶体管、冗余OTP单元晶体管和存取晶体管，第一节点处于浮置状态(floatingstate)。OTP存储器单元可以被配置为在编程操作期间，将编程电压施加到主OTP单元晶体管的第一栅极和冗余OTP单元晶体管的第二栅极，以及将编程存取电压施加到存取晶体管的第三栅极，其中，编程存取电压低于编程电压。根据本专利技术构思的示例实施例，一次性可编程(OTP)存储器可以包括：OTP存储器单元阵列，包括连接在多条第一行线、多条第二行线、多条选择线和多条位线之间的多个OTP存储器单元；行解码器，配置为解码行地址以生成多个字线选择信号；以及行驱动器，配置为响应于多个字线选择信号来驱动多条第一行线、多条第二行线和多条选择线。OTP存储器单元中的每一个可以包括串联连接在处于浮置状态的节点和多条位线当中的相应位线之间的主OTP单元晶体管、冗余OTP单元晶体管和存取晶体管。主OTP单元晶体管包括连接到多条第一行线当中的相应第一行线的第一栅极，冗余OTP单元晶体管包括连接到多条第二行线当中的相应第二行线的第二栅极，以及存取晶体管包括连接到多条选择线当中的相应选择线的第三栅极。行驱动器可以被配置为响应于多个字线选择信号，分别从多条第一行线、多条第二行线和多条选择线当中选择第一行线、第二行线和选择线，以及在编程操作中，将编程电压施加到所选择的第一行线和所选择的第二行线，将编程存取电压施加到所选择的选择线，其中，编程存取电压低于编程电压。根据本专利技术构思的示例实施例，存储器系统可以包括：控制器，配置为发送编程命令或读取命令、地址信号和输入数据以及接收输出数据；和一次性可编程(OTP)存储器，配置为接收编程命令或读取命令之一、地址信号和输入数据以及发送输出数据。该OTP存储器可以包括：OTP存储器单元阵列，包括连接在多条第一行线、多条第二行线、多条选择线和多条位线之间的多个OTP存储器单元；行解码器，配置为解码被包括在地址信号中的行地址以生成多个字线选择信号；以及行驱动器，配置为响应于多个字线选择信号，驱动多条第一行线、多条第二行线和多条选择线。OTP存储器单元中的每一个可以包括串联连接在处于浮置状态的节点和多条位线当中的相应位线之间的主OTP单元晶体管、冗余OTP单元晶体管和存取晶体管，主OTP单元晶体管包括连接到多条第一行线当中的相应第一行线的第一栅极，冗余OTP单元晶体管包括连接到多条第二行线当中的相应第二行线的第二栅极，以及存取晶体管包括连接到多条选择线当中的相应选择线的第三栅极。在编程操作中，行驱动器被配置为响应于多个字线选择信号，分别从多条第一行线、多条第二行线和多条选择线当中选择第一行线、第二行线和选择线，以及响应于编程命令，将编程电压施加到所选择的第一行线和所选择的第二行线，将编程存取电压施加到所选择的选择线，其中，编程存取电压低于编程电压。附图说明结合附图，从以下简要描述中将更清楚地理解示例实施例。附图代表本文描述的非限制性示例实施例。图1是示出根据示例实施例的OTP存储器单元1的结构的图。图2A示出了根据示例实施例的未编程的OTP存储器单元的建模配置，而图2B示出了根据示例实施例的已编程的OTP存储器单元的建模配置。图3A示出了根据示例实施例的未编程的OTP存储器单元的建模配置，图3B示出了根据示例实施例的具有已编程的主OTP单元的OTP存储器单元的建模配置，以及图3C示出了根据示例实施例的具有已编程的冗余OTP单元的OTP存储器单元的建模配置。图4是示出根据示例实施例的OTP存储器100的结构的框图。图5是示出根据示例实施例的OTP存储器的I/O选通电路的结构的图。图6是示出根据示例实施例的OTP存储器的编程操作的操作时序图。图7是示出根据示例实施例的OTP存储器的读取操作的操作时序图。图8是示出根据示例实施例的OTP存储器200的结构的框图。图9是示出根据示例实施例的OTP存储器的I/O选通电路18’的结构的图。图10是示出根据示例实施例的OTP存储器的编程操作的操作时序图。图11是根据示例实施例的存储器系统1000的框图。应该注意的是，这些附图意图示出在某些示例实施例中使用的方法、结构和/或材料的一些一般特性，并补充下面提供的书面描述。然而，这些附图不是按比例绘制的，并且可能没有精确地反映任何给定示例实施例的精确结构或性能特性，并且不应该被解释为定义或限制本文公开的示例实施例所包含的值或属性的范围。例如，为了清楚起见，分子、层、区域和/或结构元件的相对厚度和位置可以减小或放大。在不同附图中使用相似或相同的参考标号意图指示相似或相同的元件或特征的存在。具体实施方式在下文中，将参考附图描述根据本专利技术构思的一些示例实施例的一次性可编程(OTP)存储器单元、OTP存储器和包括OTP存储器的存储器系统，和/或操作OTP存储器的方法。应该理解，尽管术语第一、第二、第三等在本文中可以用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于区分一个元件、组件、区域、层或部分与另外的区域、层或部分。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。虽然在示例实施例的描述中使用了术语“相同”或“一致”，但是应该理解，可能存在一些不精确。因此，当一个元件被称为与另一个元件相同时，应该理解，在期望的制造或操作公差范围(例如，±10％)内，元件或值与另一个元件相同。当术语“大约”或“基本上”在本文档来自技高网...

【技术保护点】
1.一种一次性可编程OTP存储器单元，包括：/n在第一节点和第二节点之间串联连接的主OTP单元晶体管、冗余OTP单元晶体管和存取晶体管，所述第一节点处于浮置状态，/n其中，在编程操作期间，所述OTP存储器单元被配置为将编程电压施加到所述主OTP单元晶体管的第一栅极和所述冗余OTP单元晶体管的第二栅极，以及将编程存取电压施加到所述存取晶体管的第三栅极，所述编程存取电压低于所述编程电压。/n

【技术特征摘要】
20190104 KR 10-2019-00010091.一种一次性可编程OTP存储器单元，包括：
在第一节点和第二节点之间串联连接的主OTP单元晶体管、冗余OTP单元晶体管和存取晶体管，所述第一节点处于浮置状态，
其中，在编程操作期间，所述OTP存储器单元被配置为将编程电压施加到所述主OTP单元晶体管的第一栅极和所述冗余OTP单元晶体管的第二栅极，以及将编程存取电压施加到所述存取晶体管的第三栅极，所述编程存取电压低于所述编程电压。


2.根据权利要求1所述的OTP存储器单元，其中，在读取操作期间，所述OTP存储器单元被配置为将低于编程电压的读取电压施加到所述主OTP存储器单元晶体管的第一栅极和所述冗余OTP单元晶体管的第二栅极，以及将读取存取电压施加到所述存取晶体管的第三栅极，所述读取电压低于所述编程电压，所述读取存取电压低于所述编程存取电压。


3.根据权利要求2所述的OTP存储器单元，其中：
所述编程电压是高电压；
所述读取电压低于所述编程存取电压；并且
所述读取存取电压低于所述读取电压。


4.根据权利要求1所述的OTP存储器单元，其中：
所述编程操作包括第一编程操作和第二编程操作；
在所述第一编程操作中，所述OTP存储器单元被配置为将所述编程电压施加到所述主OTP单元晶体管的第一栅极，以及将所述编程存取电压施加到所述冗余OTP单元晶体管的第二栅极和所述存取晶体管的第三栅极；和
在所述第一编程操作之后的所述第二编程操作中，所述OTP存储器单元被配置为使得所述主OTP单元晶体管的第一栅极处于所述浮置状态，将所述编程电压施加到所述冗余OTP单元晶体管的第二栅极，以及将所述编程存取电压施加到所述存取晶体管的第三栅极。


5.根据权利要求4所述的OTP存储器单元，其中，在读取操作期间，所述OTP存储器单元被配置为将读取电压施加到所述主OTP存储器单元晶体管的第一栅极和所述冗余OTP单元晶体管的第二栅极，以及将读取存取电压施加到所述存取晶体管的第三栅极，所述读取电压低于所述编程电压，所述读取存取电压低于所述编程存取电压。


6.根据权利要求5所述的OTP存储器单元，其中：
所述编程电压是高电压；
所述读取电压低于所述编程存取电压；并且
所述读取存取电压低于所述读取电压。


7.一种一次性可编程OTP存储器，包括：
OTP存储器单元阵列，包括连接在多条第一行线、多条第二行线、多条选择线和多条位线之间的多个OTP存储器单元；
行解码器，配置为解码行地址以生成多个字线选择信号；和
行驱动器，配置为响应于所述多个字线选择信号来驱动所述多条第一行线、所述多条第二行线和所述多条选择线，
其中，所述OTP存储器单元中的每一个包括串联连接在处于浮置状态的节点和所述多条位线当中的相应位线之间的主OTP单元晶体管、冗余OTP单元晶体管和存取晶体管，
所述主OTP单元晶体管包括连接到所述多条第一行线当中的相应第一行线的第一栅极，
所述冗余OTP单元晶体管包括连接到所述多条第二行线当中的相应第二行线的第二栅极，以及
所述存取晶体管包括连接到所述多条选择线当中的相应选择线的第三栅极，以及
其中，所述行驱动器被配置为，
响应于所述多个字线选择信号，分别从所述多条第一行线、所述多条第二行线和所述多条选择线当中选择第一行线、第二行线和选择线，以及
在编程操作中，将编程电压施加到所述选择的第一行线和所述选择的第二行线，以及将编程存取电压施加到所述选择的选择线，所述编程存取电压低于所述编程电压。


8.根据权利要求7所述的OTP存储器，其中，所述行驱动器被配置为在读取操作中，将读取电压施加到所述选择的第一行线和第二行线，以及将读取存取电压施加到所述选择的选择线，所述读取电压低于所述编程电压，所述读取存取电压低于所述编程存取电压。


9.根据权利要求8所述的OTP存储器，其中：
所述编程电压是高电压；
所述读取电压低于所述编程存取电压；并且
所述读取存取电压低于所述读取电压。


10.根据权利要求7所述的OTP存储器，其中：
所述编程操作包括第一编程操作和第二编程操作；和
所述行驱动器被配置为，
在所述第一编程操作中，将所述编程电压施加到所述选择的第一行线，并将所述编程存取电压施加到所述选择的第...

【专利技术属性】
技术研发人员：河旻烈，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR