半导体器件制造技术

本申请公开了半导体器件。一种半导体器件包括：控制电路，其被配置为：接收时钟以及产生具有不同相位的第一内部时钟至第四内部时钟，并且根据模式信号，同步于第一内部时钟和第二内部时钟来从潜伏信号产生第一掩蔽时钟至第四掩蔽时钟；以及信号混合电路，其被配置为在第一掩蔽时钟至第四掩蔽时钟的使能时段期间，输出第一内部时钟至第四内部时钟作为第一选通信号至第四选通信号。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2019年1月8日在韩国知识产权局提交的申请号为10-2019-0002384的韩国专利申请的优先权，其通过引用整体合并于此。
本公开的实施例总体而言可以涉及一种同步于选通信号来输入和输出数据的半导体器件。
技术介绍
在同步半导体器件中，同步于时钟来输入命令、地址和数据。在DDR(双倍数据速率)同步半导体器件中，同步于时钟的上升沿和下降沿两者来输入命令、地址和数据。在SDR(单倍数据速率)同步半导体器件中，同步于时钟的上升沿来输入命令、地址和数据。
技术实现思路
各种实施例可以针对一种半导体器件，该半导体器件在掩蔽时钟的使能时段期间从内部时钟产生选通信号，并且经由多个中继器(repeater)将选通信号输出到焊盘。在一个实施例中，一种半导体器件可以包括：控制电路，其被配置为：接收时钟以及产生第一内部时钟至第四内部时钟，并且根据模式信号，同步于第一内部时钟和第二内部时钟来从潜伏信号(latencysignal)产生第一掩蔽时钟至第四掩蔽时钟；以及信号混合电路，其被配置为在第一掩蔽时钟至第四掩蔽时钟的相应使能时段期间输出第一内部时钟至第四内部时钟作为第一选通信号至第四选通信号，其中，第一内部时钟至第四内部时钟中的每个内部时钟具有不同的相位。在一个实施例中，一种半导体器件可以包括：信号混合电路，其被配置为：在第一掩蔽时钟至第四掩蔽时钟的使能时段期间，输出具有不同相位的第一内部时钟至第四内部时钟作为第一选通信号至第四选通信号；以及信号传输电路，其被配置为将第一选通信号至第四选通信号传送至第一焊盘和第二焊盘，其中，要被传送到第一焊盘的第一选通信号至第四选通信号被放大第一放大量，且要被传送到第二焊盘的第一选通信号至第四选通信号被放大第二放大量。根据本文中所公开的实施例，可以在掩蔽时钟的使能时段期间从内部时钟产生选通信号，并且可以经由多个中继器将选通信号输出到焊盘。因此，即使工艺、电压或温度(PVT)发生变化，也能够产生稳定的选通信号。附图说明图1是示出根据一个实施例的半导体器件的配置的示例的表示的框图。图2是示出图1所示的半导体器件中包括的控制电路的内部配置的示例的表示的框图。图3是示出图2所示的控制电路中包括的掩蔽时钟发生电路的内部配置的示例的表示的框图。图4是示出图3所示的掩蔽时钟发生电路中包括的第一锁存电路的内部配置的示例的表示的示图。图5是示出图3所示的掩蔽时钟发生电路中包括的第二锁存电路的内部配置的示例的表示的示图。图6是示出图3所示的掩蔽时钟发生电路中包括的逻辑电路的内部配置的示例的表示的电路图。图7是根据一个实施例的有助于说明在半导体器件中产生掩蔽时钟的操作的时序图的示例的表示。图8是示出图1所示的半导体器件中包括的信号混合电路的内部配置的示例的表示的电路图。图9是示出图1所示的半导体器件中包括的第一信号传输电路的内部配置的示例的表示的框图。图10是示出图9所示的第一信号传输电路中包括的缓冲电路的内部配置的示例的表示的电路图。图11和图12是根据一个实施例的有助于说明半导体器件的操作的时序图的示例的表示。图13是示出可以应用图1至图12中所示的半导体器件的电子系统的配置的示例的表示的示图。具体实施方式在下文中，下面将参考附图并通过实施例的各种示例来描述半导体器件。参考图1，根据一个实施例的半导体器件100可以包括控制电路10、信号混合电路20、信号传输电路30、第一存储体40和第二存储体50。控制电路10可以接收时钟CLK并且产生第一内部时钟ICLK、第二内部时钟QCLK、第三内部时钟ICLKB和第四内部时钟QCLKB，所述内部时钟中的每一个具有不同的频率。控制电路10可以根据模式信号2TCK并且同步于第一内部时钟ICLK和第二内部时钟QCLK来从潜伏信号LTCB产生第一掩蔽时钟MS_ICLK、第二掩蔽时钟MS_QCLK、第三掩蔽时钟MS_ICLKB和第四掩蔽时钟MS_QCLKB。第一内部时钟ICLK、第二内部时钟QCLK、第三内部时钟ICLKB和第四内部时钟QCLKB可以各自具有不同的相位。模式信号2TCK是与设置第一内部选通信号和第二内部选通信号IDQS<1:2>的第一前导码时段(preambleperiod)和第二前导码时段结合使用的信号，如下面更详细地描述的。第一前导码时段可以被设置为时钟CLK的一个周期，并且第二前导码时段可以被设置为时钟CLK的两个周期。根据其他实施例，第一前导码时段和第二前导码时段可以被设置为时钟CLK的各种周期或周期数。潜伏信号LTCB可以包括在写入操作和读取操作中产生的脉冲。稍后将参考图2来描述控制电路10的内部配置。信号混合电路20可以在第一掩蔽时钟MS_ICLK的使能时段期间输出第一内部时钟ICLK作为第一选通信号DQS<1>。信号混合电路20可以在第二掩蔽时钟MS_QCLK的使能时段期间输出第二内部时钟QCLK作为第二选通信号DQS<2>。信号混合电路20可以在第三掩蔽时钟MS_ICLKB的使能时段期间输出第三内部时钟ICLKB作为第三选通信号DQS<3>。信号混合电路20可以在第四掩蔽时钟MS_QCLKB的使能时段期间输出第四内部时钟QCLKB作为第四选通信号DQS<4>。稍后将参考图8来描述信号混合电路20的内部配置。信号传输电路30可以包括第一信号传输电路31和第二信号传输电路32。第一信号传输电路31可以被实现为包括至少一个中继器。第一信号传输电路31可以通过经由至少一个中继器将第一选通信号至第四选通信号DQS<1:4>放大来产生第一传输选通信号至第四传输选通信号TDQS<1:4>。第一信号传输电路31可以通过将第一选通信号至第四选通信号DQS<1:4>放大第一放大量来产生第一传输选通信号至第四传输选通信号TDQS<1:4>。第一信号传输电路31可以将第一传输选通信号至第四传输选通信号TDQS<1:4>传送到第一焊盘41。第一信号传输电路31中所包括的中继器的数量可以是预设的，或者可以根据传送第一选通信号至第四选通信号DQS<1:4>所经由的路径的长度而变化。例如，随着传送第一选通信号至第四选通信号DQS<1:4>所经由的路径的长度被加长或增长，第一信号传输电路31中所包括的中继器的数量可以增加。稍后将参考图9来描述第一信号传输电路31的内部配置。第二信号传输电路32可以被实现为包括至少一个中继器。第二信号传输电路32可以通过经由至少一个中继器将第一传输选通信号至第四传输选通信号TDQS<1:4>放大来产生第五传输选通信号至第八传输选通信号TDQS<5:8>。第二信号传输电路32可以通过将第一选通信号至第四选通信号DQS<1:4>放大第二放大量来本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n控制电路，其被配置为：接收时钟以及产生第一内部时钟至第四内部时钟，并且根据模式信号，同步于第一内部时钟和第二内部时钟来从潜伏信号产生第一掩蔽时钟至第四掩蔽时钟；以及/n信号混合电路，其被配置为：在所述第一掩蔽时钟至第四掩蔽时钟的相应使能时段期间，输出所述第一内部时钟至第四内部时钟作为第一选通信号至第四选通信号，/n其中，所述第一内部时钟至第四内部时钟中的每个具有不同的相位。/n

【技术特征摘要】
20190108 KR 10-2019-00023841.一种半导体器件，包括：
控制电路，其被配置为：接收时钟以及产生第一内部时钟至第四内部时钟，并且根据模式信号，同步于第一内部时钟和第二内部时钟来从潜伏信号产生第一掩蔽时钟至第四掩蔽时钟；以及
信号混合电路，其被配置为：在所述第一掩蔽时钟至第四掩蔽时钟的相应使能时段期间，输出所述第一内部时钟至第四内部时钟作为第一选通信号至第四选通信号，
其中，所述第一内部时钟至第四内部时钟中的每个具有不同的相位。


2.根据权利要求1所述的半导体器件，其中，所述模式信号是用于设置内部选通信号的第一前导码时段和第二前导码时段的信号，以及
其中，所述第一前导码时段被设置为所述时钟的一个周期，并且所述第二前导码时段被设置为所述时钟的两个周期。


3.根据权利要求1所述的半导体器件，其中，所述控制电路包括：
内部时钟发生电路，其被配置为接收所述时钟并且产生所述第一内部时钟至第四内部时钟；以及
掩蔽时钟发生电路，其被配置为：根据所述模式信号，同步于第一内部时钟和第二内部时钟来从所述潜伏信号产生所述第一掩蔽时钟至第四掩蔽时钟。


4.根据权利要求3所述的半导体器件，其中，所述掩蔽时钟发生电路包括：
第一锁存电路，其被配置为：同步于第一内部时钟来锁存所述潜伏信号，将被锁存的潜伏信号移位，以及产生第一锁存信号和第一掩蔽信号至第三掩蔽信号；
第二锁存电路，其被配置为：同步于第二内部时钟来锁存所述第一掩蔽信号，将被锁存的第一掩蔽信号移位，以及产生第四掩蔽信号至第六掩蔽信号；以及
逻辑电路，其被配置为：根据所述模式信号和所述潜伏信号，从所述第一锁存信号以及第一掩蔽信号至第六掩蔽信号来产生所述第一掩蔽时钟至第四掩蔽时钟。


5.根据权利要求1所述的半导体器件，其中，所述信号混合电路包括：
第一混合电路，其被配置为在第一掩蔽时钟的使能时段期间输出第一内部时钟作为第一选通信号；
第二混合电路，其被配置为在第二掩蔽时钟的使能时段期间输出第二内部时钟作为第二选通信号；
第三混合电路，其被配置为在第三掩蔽时钟的使能时段期间输出第三内部时钟作为第三选通信号；以及
第四混合电路，其被配置为在第四掩蔽时钟的使能时段期间输出第四内部时钟作为第四选通信号。


6.根据权利要求1所述的半导体器件，还包括：
信号传输电路，其包括用于将所述第一选通信号至第四选通信号放大的至少一个中继器，以及经由所述至少一个中继器来产生第一传输选通信号至第四传输选通信号，并且被配置为将所述第一传输选通信号至第四传输选通信号传送至焊盘；以及
存储体，其被配置为：从所述第一传输选通信号至第四传输选通信号产生内部选通信号，并且同步于所述内部选通信号来输入和输出数据。


7.根据权利要求6所述的半导体器件，其中，所述信号传输电路包括：
缓冲电路，其被配置为缓冲所述第一选通信号至第四选通信号以及产生所述第一传输选通信号至第四传输选通信号；
第一中继器，其被配置为将所述第一传输选通信号至第四传输选通信号放大并传送；以及
第二中继器，其被配置为：将从所述第一中继器输出的所述第一传输选通信号至第四传输选通信号放大，并且将从所述第二中继器输出的第一传输选通信号至第四传输选通信号传送至所述焊盘。


8.根据权利要求7所述的半导体器件，其中，所述缓冲电路包括：
第一传输电路，其被配置为通过基于接地电压而缓冲第一选通信号来产生第一传输选通信号；
第二传输电路，其被配置为通过基于所述接地电压而缓冲第二选通信号来产生第二传输选通信号；
第三传输电路，其被配置为通过基于所述接地电压而缓冲第三选通信号来产生第三传输选通信号；以及
第四传输电路，其被配置为通过基于所述接地电压而缓冲第四选通信号来产生第四传输选通信号。


9.根据权利要求6所述的半导体器件，其中，所述存储体包括：
内部选通信号发生电路，其被配置为：通过将从所述焊盘接收到的所述第一传输选通信号至第四传输选通信号混合来产生所述内部选通信号；
存储区域，其被配置为在写入操作中储存内部数据，并且在读取操作中输出所述内部数据；以及
输入和输出电路，其被配置为同步于所述内部选通信号来输入和输出所述内部数据。


10.根据权利要求1所述的半导体器件，还包括：
信号传输电路，其被配置为将所述第一选通信号至第四选通信号传送至第一焊盘和第二焊盘，所述信号传输电路包括将所述第一选通信号至第四选通信号放大并传送的至少一个中继器。


11...

【专利技术属性】
技术研发人员：郑永穆，沈锡辅，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR