一种基于ZYNQ的多节点SRIO通信装置制造方法及图纸

本实用新型专利技术公开了一种基于ZYNQ的多节点SRIO通信装置，包括依次连接的Serial RapidIO交换机和ZYNQ模块；所述ZYNQ模块包括依次连接的Serial RapidIO Gen2 IP核模块、PL模块和PS模块；还包括DDR3模块，所述DDR3模块与所述ZYNQ模块连接；所述PL模块包括response处理模块、request处理模块和DMA控制器；所述PS模块包括函数处理模块、DDR3控制器和PS DDR3模块；本实用新型专利技术采用了ZYNQ架构，解决了移植性问题及应用层对底层协议的处理问题，既满足多节点通信，又满足应用层的灵活性处理，并且可与多个节点同时混合通信。

【技术实现步骤摘要】
一种基于ZYNQ的多节点SRIO通信装置
本技术涉及电子
，具体涉及一种基于ZYNQ的多节点SRIO通信装置。
技术介绍
在高速AD领域需要进行高速ADC采集或高速GTX/GTH进行数据传输，且对SRIO通信、传输数据有需求，而DSP等器件无法满足ADC采集等需求，需要FPGA进行实现，但是现有基于FPGA的SRIO通信大多是单点进行通信或传输数据，而使用多节点进行通信或传输的FPGA又不能将传统的DSP的SRIO处理应用进行移植。FPGA提供的SerialRapidIOGen2IP核实现了应用层以下的协议，但是没有提供多节点控制应用，因此现在基于FPGA的SRIO通信受限于节点控制，常进行点对点通信、点对点数据传输，并且其多节点通信由于缺少DSP的灵活性而限制了应用层的应用。
技术实现思路
本技术所要解决的技术问题是在需要进行高速ADC采集或高速GTX/GTH进行数据传输，且对SRIO通信、传输数据有需求时基于FPGA的多节点通信缺乏灵活的问题，目的在于提供一种基于ZYNQ的多节点SRIO通信装置，解决上述问题。本技术通过下述技术方案实现：一种基于ZYNQ的多节点SRIO通信装置，包括依次连接的SerialRapidIO交换机和ZYNQ模块；所述ZYNQ模块包括依次连接的SerialRapidIOGen2IP核模块、PL模块和PS模块。本技术中SerialRapidIO交换机与ZYNQ模块的SerialRapidIOGen2IP核模块进行协议包的数据传输，且通过所述SerialRapidIO交换机可以快速的进行数据传输；PL模块对所述协议包进行解析，且在此过程中可以同时进行多个节点的数据处理；PS模块对处理中的数据进行接收和发送。其中，PS接收数据为将缓存数据发送至DMA外挂的FIFO，同时使用PL控制DMA控制器，将相关数据发送至PS的DDR3中。PS发送数据为PL根据需要发送的数据取数的地址、长度进行控制DMA，将数据读取至PL的FIFO中，再发送。进一步的，还包括DDR3模块，所述DDR3模块与所述ZYNQ模块连接。进一步的，所述PL模块包括response处理模块、request处理模块和DMA控制器。进一步的，所述PS模块包括函数处理模块、DDR3控制器和PSDDR3模块。工作过程：所述SerialRapidIO交换机与所述SerialRapidIOGen2IP核模块进行数据交互从而产生response、request协议包；所述SerialRapidIOGen2IP核模块传输所述response、request给所述PL模块；所述PL模块处理response、request协议包得到数据的协议类型，并给出指示标志；根据指示标志将用户接口数据进行分类缓存，将每一个完整帧放入缓存队列，并判断队列空间；所述PS模块进行接收数据和发送数据操作，并根据接收到的所述PL模块传输的数据发送完成中断或接收完成中断读取相应的数据，在完成读取操作后清除中断，查询是否还有剩余指令执行。本技术与现有技术相比，具有如下的优点和有益效果：本技术一种基于ZYNQ的多节点SRIO通信装置，采用了ZYNQ架构，解决了移植性问题及应用层对底层协议的处理问题，既满足多节点通信，又满足应用层的灵活性处理，并且可与多个节点同时混合通信。附图说明此处所说明的附图用来提供对本技术实施例的进一步理解，构成本申请的一部分，并不构成对本技术实施例的限定。在附图中：图1为本技术装置结构示意图；图2为本技术装置具体原理图。具体实施方式为使本技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本技术作进一步的详细说明，本技术的示意性实施方式及其说明仅用于解释本技术，并不作为对本技术的限定。实施例1如图1和图2所示，本技术一种基于ZYNQ的多节点SRIO通信装置，包括依次连接的SerialRapidIO交换机和ZYNQ模块；所述ZYNQ模块包括依次连接的SerialRapidIOGen2IP核模块、PL模块和PS模块。本技术中SerialRapidIO交换机与ZYNQ模块的SerialRapidIOGen2IP核模块进行协议包的数据传输，且通过所述SerialRapidIO交换机可以快速的进行数据传输；PL模块对所述协议包进行解析，且在此过程中可以同时进行多个节点的数据处理；PS模块对处理中的数据进行接收和发送。其中，PS接收数据为将缓存数据发送至DMA外挂的FIFO，同时使用PL控制DMA控制器，将相关数据发送至PS的DDR3中。PS发送数据为PL根据需要发送的数据取数的地址、长度进行控制DMA，将数据读取至PL的FIFO中，再发送。进一步的，还包括DDR3模块，所述DDR3模块与所述ZYNQ模块连接。进一步的，所述PL模块包括response处理模块、request处理模块和DMA控制器。进一步的，所述PS模块包括函数处理模块、DDR3控制器和PSDDR3模块。工作过程：所述SerialRapidIO交换机与所述SerialRapidIOGen2IP核模块进行数据交互从而产生response、request协议包；所述SerialRapidIOGen2IP核模块传输所述response、request给所述PL模块；所述PL模块处理response、request协议包得到数据的协议类型，并给出指示标志；根据指示标志将用户接口数据进行分类缓存，将每一个完整帧放入缓存队列，并判断队列空间；所述PS模块进行接收数据和发送数据操作，并根据接收到的所述PL模块传输的数据发送完成中断或接收完成中断读取相应的数据，在完成读取操作后清除中断，查询是否还有剩余指令执行。以上所述的具体实施方式，对本技术的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本技术的具体实施方式而已，并不用于限定本技术的保护范围，凡在本技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种基于ZYNQ的多节点SRIO通信装置，其特征在于，包括依次连接的SerialRapidIO交换机和ZYNQ模块；/n所述ZYNQ模块包括依次连接的Serial RapidIO Gen2 IP核模块、PL模块和PS模块。/n

【技术特征摘要】
1.一种基于ZYNQ的多节点SRIO通信装置，其特征在于，包括依次连接的SerialRapidIO交换机和ZYNQ模块；
所述ZYNQ模块包括依次连接的SerialRapidIOGen2IP核模块、PL模块和PS模块。


2.根据权利要求1所述的一种基于ZYNQ的多节点SRIO通信装置，其特征在于，还包括DDR3模块，所述DDR3模块与所...

【专利技术属性】
技术研发人员：陈晓红，李建军，
申请(专利权)人：四川鸿创电子科技有限公司，
类型：新型
国别省市：四川;51