一种基于开关电容的电压基准源电路制造技术

本实用新型专利技术公开了一种基于开关电容的电压基准源电路，包括三极晶体管结电压VBE产生电路、开关电容电路、输出缓冲级电路。本实用新型专利技术基于开关电容的基准电压电路结构采用带有输入失调补偿电路的开关电容放大器来减小运算放大器输入失调电压对温度系数的影响,同时由于运算放大器失调电压和增益对电路整体性能的影响程度比常规基准降低，从而简化了运算放大器的设计难度，通常采用常规的运算放大器结构已能满足高性能的要求。

【技术实现步骤摘要】
一种基于开关电容的电压基准源电路
本技术属于电源
，尤其涉及一种基于开关电容的电压基准源电路。
技术介绍
近年来消费类电子市场持续扩张，集成电路电源领域也在飞速膨胀，伴随着产品性能要求越来越高，电源类IC的性能要求也越来越苛刻。作为模拟电路的核心模块基准电压源的精度和稳定性直接决定了整个系统的精度，为了更好的适应模拟和数模混合电路的发展，基准电压源的设计性能需要进一步的提高。传统的带隙基准受运算放大器输入失调电压影响较大。只能通过修调过程，将基准电压重新调整到具有零温系数的输出电压值上。因此，常规的运算放大器已经不能满足集成电路电源领域高性能的要求。因此，提供一种基于开关电容的电压基准源电路以保证常规运算放大器满足结构满足高性能的要求是本领域技术人员亟需解决的技术问题。
技术实现思路
为了解决上述问题，本技术提供了一种基于开关电容的电压基准源电路包括三极晶体管结电压VBE产生电路、开关电容电路和输出缓冲级电路；所述三极晶体管结电压VBE产生电路包括第1PNP型三极晶体管Q1、第2PNP三极晶体管Q2、第1P型MOS管M1、第2P型MOS管M2、第3P型MOS管M3以及偏置电流源I1，所述三极晶体管Q1的基极和集电极接地，发射极接MOS管M1的源极以及电压节点V1；三极晶体管Q2的基极和集电极接地，发射极接MOS管M2的源极以及电压节点V2；MOS管M1的漏极接MOS管M2和MOS管M3的漏极并连接至电源VDD，栅极接MOS管M2、MOS管M3的栅极以及MOS管M3的源极；偏置电流源I1的负端接地GND，正端接MOS管M3的源极；所述开关电容电路包括第1运算放大器AMP1、第1电容C1、第2电容C2、第4N型MOS管M4、第5N型MOS管M5、第6N型MOS管M6；所述电容C1的两端分别接第1运算放大器AMP1的正输入端，电容C2的一端接电压节点V2，电容C2的另一端接第1运算放大器AMP1的负输入端，第1运算放大器AMP1的正输入端接电压节点V1，所述第4N型MOS管M4的栅极接时钟控制信号CLK11，所述第4N型MOS管M4的源极接第1运算放大器AMP1的正输入端，第4N型MOS管M4的漏极接第5N型MOS管M5的源极，所述第5N型MOS管M5的栅极接时钟控制信号CLK12，所述第5N型MOS管M5的漏极接第1运算放大器AMP1的输出端Vo，所述第6N型MOS管M6的栅极接时钟控制信号CLK11，第6N型MOS管M6源极接第1运算放大器AMP1的负输入端，第6N型MOS管M6漏极接第1运算放大器AMP1的输出端Vo；所述输出缓冲级电路包括第2运算放大器AMP2、第3电容C3、第4电容C4、第7N型MOS管M7、第8N型MOS管M8、第9N型MOS管M9、第10N型MOS管M10；所述第7N型MOS管M7的栅极接时钟控制信号CLK21，源极接第2运算放大器AMP2的输出端Vo，漏极接第2运算放大器AMP2的负输入端；所述电容C3的一端接第2运算放大器AMP2的负输入端，电容C3另一端接地；所述电容C4的一端接第2运算放大器AMP2的负输入端，电容C4另一端接所述第8N型MOS管M8的源极；第8N型MOS管M8的栅极接时钟控制信号CLK23，第8N型MOS管M8的漏极接第2运算放大器AMP2的正输入端；所述第9N型MOS管M9的栅极接时钟控制信号CLK22，第9N型MOS管M9的源极接第2运算放大器AMP2的输出端Vo1端，第9N型MOS管M9的漏极接第8N型MOS管M8的源极；第10N型MOS管M10的栅极接时钟控制信号CLK21，第10N型MOS管M10漏极接第2运算放大器AMP2的输出端Vo1，第10N型MOS管M10源极接第2运算放大器AMP2的负输入端。进一步的方案为，在所述开关电容电路中，所述电容C1的两端分别接第1运算放大器AMP1的正输入端，电容C2的一端接电压节点V2，电容C2的另一端接第1运算放大器AMP1的负输入端，第1运算放大器AMP1的正输入端接电压节点V1，所述第4N型MOS管M4的栅极接时钟控制信号CLK11，所述第4N型MOS管M4的漏极接第1运算放大器AMP1的正输入端，第4N型MOS管M4的源极接第5N型MOS管M5的漏极，所述第5N型MOS管M5的栅极接时钟控制信号CLK12，所述第5N型MOS管M5的源极接第1运算放大器AMP1的输出端Vo，所述第6N型MOS管M6的栅极接时钟控制信号CLK11，第6N型MOS管M6漏极接第1运算放大器AMP1的负输入端，第6N型MOS管M6源极接第1运算放大器AMP1的输出端Vo。进一步的方案为，在所述输出缓冲级电路中，所述第7N型MOS管M7的栅极接时钟控制信号CLK21，第7N型MOS管M7的漏极接第2运算放大器AMP2的输出端Vo，第7N型MOS管M7的源极接第2运算放大器AMP2的负输入端；所述电容C3的一端接第2运算放大器AMP2的负输入端，电容C3另一端接地；所述电容C4的一端接第2运算放大器AMP2的负输入端，电容C4另一端接所述第8N型MOS管M8的漏极；第8N型MOS管M8的栅极接时钟控制信号CLK23，第8N型MOS管M8的源极接第2运算放大器AMP2的正输入端；所述第9N型MOS管M9的栅极接时钟控制信号CLK22，第9N型MOS管M9的漏极第2接第2运算放大器AMP2的输出端Vo1端，第9N型MOS管M9的源极接第8N型MOS管M8的漏极；第10N型MOS管M10的栅极接时钟控制信号CLK21，第10N型MOS管M10源极接第2运算放大器AMP2的输出端Vo1，第10N型MOS管M10漏极接第2运算放大器AMP2的负输入端。进一步的方案为，所述电容C2网络中，包括电容C21～C26，开关S11～S15、S21～S25；所述电容C21的两端分别接端口V-和V2，电容C22～C26的一端接V-，另一端分别接节点n1～n5；开关S11～S15的一端接V2，另一端分别接节点n1～n5；开关S21～S25的一端接地，另一端分别接节点n1～n5。进一步的方案为，所述端口V-为第1运算放大器AMP1的负输入端，端口V2电压节点V2。本技术的有益效果为：本技术基于开关电容的基准电压电路结构采用带有输入失调补偿电路的开关电容放大器来减小运算放大器输入失调电压对温度系数的影响,同时由于运算放大器失调电压和增益对电路整体性能的影响程度比常规基准降低，从而简化了运算放大器的设计难度，通常采用常规的运算放大器结构已能满足高性能的要求。附图说明图1：基于开关电容的电压基准源电路；图2a-图2b：等效电路；图3：输出缓冲级(buffer)电路；图4：时钟控制信号时序；图5：电容C2的修调网络；具体实施方式下面将结合附图和实施方式对本技术作进一步说明。实施例1如图1所示，本技术提供了一种基于开关电容的电压基准源电路包括三极晶体管结电压VBE产生电路、开关电容本文档来自技高网...

【技术保护点】
1.一种基于开关电容的电压基准源电路，包括三极晶体管结电压VBE产生电路、开关电容电路和输出缓冲级电路，其特征在于：/n所述三极晶体管结电压VBE产生电路包括第1PNP型三极晶体管Q1、第2PNP三极晶体管Q2、第1P型MOS管M1、第2P型MOS管M2、第3P型MOS管M3以及偏置电流源I1，所述三极晶体管Q1的基极和集电极接地，发射极接MOS管M1的源极以及电压节点V1；三极晶体管Q2的基极和集电极接地，发射极接MOS管M2的源极以及电压节点V2；MOS管M1的漏极接MOS管M2和MOS管M3的漏极并连接至电源VDD，栅极接MOS管M2、MOS管M3的栅极以及MOS管M3的源极；偏置电流源I1的负端接地GND，正端接MOS管M3的源极；/n所述开关电容电路包括第1运算放大器AMP1、第1电容C1、第2电容C2、第4N型MOS管M4、第5N型MOS管M5、第6N型MOS管M6；所述电容C1的两端分别接第1运算放大器AMP1的正输入端，电容C2的一端接电压节点V2，电容C2的另一端接第1运算放大器AMP1的负输入端，第1运算放大器AMP1的正输入端接电压节点V1，所述第4N型MOS管M4的栅极接时钟控制信号CLK11，所述第4N型MOS管M4的源极接第1运算放大器AMP1的正输入端，第4N型MOS管M4的漏极接第5N型MOS管M5的源极，所述第5N型MOS管M5的栅极接时钟控制信号CLK12，所述第5N型MOS管M5的漏极接第1运算放大器AMP1的输出端Vo，所述第6N型MOS管M6的栅极接时钟控制信号CLK11，第6N型MOS管M6源极接第1运算放大器AMP1的负输入端，第6N型MOS管M6漏极接第1运算放大器AMP1的输出端Vo；/n所述输出缓冲级电路包括第2运算放大器AMP2、第3电容C3、第4电容C4、第7N型MOS管M7、第8N型MOS管M8、第9N型MOS管M9、第10N型MOS管M10；所述第7N型MOS管M7的栅极接时钟控制信号CLK21，源极接第2运算放大器AMP2的输出端Vo，漏极接第2运算放大器AMP2的负输入端；所述电容C3的一端接第2运算放大器AMP2的负输入端，电容C3另一端接地；所述电容C4的一端接第2运算放大器AMP2的负输入端，电容C4另一端接所述第8N型MOS管M8的源极；第8N型MOS管M8的栅极接时钟控制信号CLK23，第8N型MOS管M8的漏极接第2运算放大器AMP2的正输入端；所述第9N型MOS管M9的栅极接时钟控制信号CLK22，第9N型MOS管M9的源极接第2运算放大器AMP2的输出端Vo1端，第9N型MOS管M9的漏极接第8N型MOS管M8的源极；第10N型MOS管M10的栅极接时钟控制信号CLK21，第10N型MOS管M10漏极接第2运算放大器AMP2的输出端Vo1，第10N型MOS管M10源极接第2运算放大器AMP2的负输入端。/n...

【技术特征摘要】
1.一种基于开关电容的电压基准源电路，包括三极晶体管结电压VBE产生电路、开关电容电路和输出缓冲级电路，其特征在于：
所述三极晶体管结电压VBE产生电路包括第1PNP型三极晶体管Q1、第2PNP三极晶体管Q2、第1P型MOS管M1、第2P型MOS管M2、第3P型MOS管M3以及偏置电流源I1，所述三极晶体管Q1的基极和集电极接地，发射极接MOS管M1的源极以及电压节点V1；三极晶体管Q2的基极和集电极接地，发射极接MOS管M2的源极以及电压节点V2；MOS管M1的漏极接MOS管M2和MOS管M3的漏极并连接至电源VDD，栅极接MOS管M2、MOS管M3的栅极以及MOS管M3的源极；偏置电流源I1的负端接地GND，正端接MOS管M3的源极；
所述开关电容电路包括第1运算放大器AMP1、第1电容C1、第2电容C2、第4N型MOS管M4、第5N型MOS管M5、第6N型MOS管M6；所述电容C1的两端分别接第1运算放大器AMP1的正输入端，电容C2的一端接电压节点V2，电容C2的另一端接第1运算放大器AMP1的负输入端，第1运算放大器AMP1的正输入端接电压节点V1，所述第4N型MOS管M4的栅极接时钟控制信号CLK11，所述第4N型MOS管M4的源极接第1运算放大器AMP1的正输入端，第4N型MOS管M4的漏极接第5N型MOS管M5的源极，所述第5N型MOS管M5的栅极接时钟控制信号CLK12，所述第5N型MOS管M5的漏极接第1运算放大器AMP1的输出端Vo，所述第6N型MOS管M6的栅极接时钟控制信号CLK11，第6N型MOS管M6源极接第1运算放大器AMP1的负输入端，第6N型MOS管M6漏极接第1运算放大器AMP1的输出端Vo；
所述输出缓冲级电路包括第2运算放大器AMP2、第3电容C3、第4电容C4、第7N型MOS管M7、第8N型MOS管M8、第9N型MOS管M9、第10N型MOS管M10；所述第7N型MOS管M7的栅极接时钟控制信号CLK21，源极接第2运算放大器AMP2的输出端Vo，漏极接第2运算放大器AMP2的负输入端；所述电容C3的一端接第2运算放大器AMP2的负输入端，电容C3另一端接地；所述电容C4的一端接第2运算放大器AMP2的负输入端，电容C4另一端接所述第8N型MOS管M8的源极；第8N型MOS管M8的栅极接时钟控制信号CLK23，第8N型MOS管M8的漏极接第2运算放大器AMP2的正输入端；所述第9N型MOS管M9的栅极接时钟控制信号CLK22，第9N型MOS管M9的源极接第2运算放大器AMP2的输出端Vo1端，第9N型MOS管M9的漏极接第8N型MOS管M8的源极；第10N型MOS管M10的栅极接时钟控制信号CLK21，第10N型MOS管M10漏极接第2运算放大器AMP2的输出端Vo1，第...

【专利技术属性】
技术研发人员：陈婷，薛海峰，王源，王驰，
申请(专利权)人：西安航天民芯科技有限公司，
类型：新型
国别省市：陕西;61