光耦合装置及其安装部件制造方法及图纸

实施方式提供能够实现大电流输出的光耦合装置及其安装部件。实施方式的光耦合装置具有安装部件、第一MOSFET、第二MOSFET、半导体受光元件、半导体发光元件、第一布线部、第二布线部、第三布线部、以及封固树脂层。半导体受光元件以跨越第一MOSFET与第二MOSFET之间的间隙部的方式与第一MOSFET以及第二MOSFET接合，一方的电极与第一以及第二MOSFET的栅极连接，另一方的电极与第一以及第二MOSFET的源极连接。第一布线部跨越第一直线而连接第一MOSFET的源极和第二MOSFET的源极。第二布线部连接第一引线的弯曲部的前端部和半导体发光元件的一方的电极。第三布线部连接第二引线的弯曲部的前端部和半导体发光元件的另一方的电极。

【技术实现步骤摘要】
光耦合装置及其安装部件关联申请：本申请享有以日本特许申请2018-233611号(申请日：2018年12月13日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及光耦合装置及其安装部件。
技术介绍
当在1个电子设备内直接结合不同的电源系统时，有时会产生动作不良。当使用输入输出间被绝缘的光耦合装置时，能够抑制动作不良。例如，在变频空调等中，为了进行交流负载控制而使用多个光耦合器。并且，为了进行半导体自动测试器的信号切换而使用多个光控继电器。在这些用途中，日益要求大电流输出。
技术实现思路
实施方式提供能够进行大电流输出的光耦合装置及其安装部件。实施方式的光耦合装置具有安装部件、第一MOSFET、第二MOSFET、半导体受光元件、半导体发光元件、第一布线部、第二布线部、第三布线部、封固树脂层。上述安装部件具有绝缘基板、输入端子、输出端子、第一芯片板部(die-pad)、第二芯片板部、第一孔贯通电极、第二孔贯通电极。上述绝缘基板具有上表面、第一侧面、与上述第一侧面相反侧的第二侧面、以及下表面。上述输入端子是具有第一引线以及第二引线且设置于上述绝缘基板的上述第一侧面侧的输入端子，上述第一引线具有上述绝缘基板的上述上表面的第一导电区域、在设置于上述第一侧面的切口部的侧壁设置的第二导电区域、以及上述下表面的第三区域，上述第二引线具有上述绝缘基板的上述上表面的第四导电区域、上述第一侧面的第五导电区域、以及上述下表面的第六导电区域。上述输出端子是具有第三引线以及第四引线且设置于上述绝缘基板的上述第二侧面侧的输出端子，上述第三引线具有上述绝缘基板的上述上表面的第七导电区域、设置于上述第二侧面的切口部的第八导电区域、以及上述下表面的第九导电区域，上述第四引线具有上述绝缘基板的上述上表面的第十导电区域、上述第二侧面的第十一导电区域、以及上述下表面的第十二导电区域。上述第一芯片板部设置于上述第一引线与上述第三引线之间的上述绝缘基板的上述上表面。上述第二芯片板部设置于上述第二引线与上述第四引线之间的上述绝缘基板的上述上表面。上述第一孔贯通电极设置在设置于上述绝缘基板的第一贯通孔内，连接上述第一芯片板部与上述第三引线。上述第二孔贯通电极设置在设置于上述绝缘基板的第二贯通孔内，连接上述第二芯片板部与上述第四引线。上述第一引线的上述第一导电区域具有端部包含在包含上述第一侧面的平面内的信号输入部、和沿着上述第一侧面朝向上述第四导电区域延伸的弯曲部。上述第二引线的上述第四导电区域具有端部包含在包含上述第一侧面的上述面内的信号输入部、和沿着上述第一侧面朝向上述第一导电区域延伸的弯曲部。上述第一MOSFET设置在上述第一芯片板部之上，具有与上述第一芯片板部的外缘之一平行的第一侧面。上述第二MOSFET设置在上述第二芯片板部之上，具有与上述第二芯片板部的外缘之一平行的第一侧面。上述半导体受光元件以跨越上述第一MOSFET与上述第二MOSFET之间的间隙部的方式与上述第一MOSFET的表面中的上述第一引线侧以及第二MOSFET的表面中的上述第二引线侧接合，一方的电极与第一以及第二MOSFET的栅极分别连接，另一方的电极与第一以及第二MOSFET的源极分别连接。上述半导体发光元件接合在上述半导体受光元件的表面的受光区域上。上述第一布线部跨越上述间隙部而将上述第一MOSFET中的设置在上述第三引线侧的源极和上述第二MOSFET的上述表面中的设置在上述第四引线侧的源极连接。上述第二布线部将上述第一引线的上述弯曲部的前端部和上述半导体发光元件的一方的电极连接。上述第三布线部将上述第二引线的上述弯曲部的前端部和上述半导体发光元件的另一方的电极连接。上述封固树脂层设置于上述绝缘基板的上述表面、上述输入端子、上述输出端子、上述第一芯片板部、上述第二芯片板部、上述半导体受光元件、以及上述半导体发光元件之上。附图说明图1是第一实施方式所涉及的光耦合装置的示意立体图。图2(a)是安装部件的示意平面图，图2(b)是其示意左侧视图、图2(c)是其示意右侧视图、图2(d)是其示意主视图。图3(a)是第一实施方式所涉及的光耦合装置的示意平面图、图3(b)是其示意左侧视图、图3(c)是其示意右侧视图。图4是第一实施方式的沿着A-A线(图3(a))的示意截面图。图5是表示第一实施方式的第一变形例的相对于温度的导通电阻依存性的曲线图。图6是比较例的光耦合装置的示意立体图。图7(a)、图7(b)是表示第一实施方式的光耦合装置的TST的结果的曲线图。图8是第一实施方式的光耦合装置的等价电路图。图9是变形例的安装部件的下表面的示意立体图。具体实施方式以下，参照附图对本专利技术的实施方式进行说明。图1是第一实施方式的光耦合装置的示意立体图。光耦合装置具有安装部件、第一MOSFET80、第二MOSFET82、半导体受光元件20、半导体发光元件30、第一布线部62、第二布线部63、第三布线部64、以及封固树脂层99。另外，封固树脂层99在成型前用虚线表示。第一MOSFET80设置在安装部件的第一芯片板部70之上。第二MOSFET82设置在安装部件的第二芯片板部72之上。2个MOSFET80、82被配置为等间隔且相互对置。当使MOSFET为纵向时，芯片的背面成为漏极区域，并能够经由芯片板部与包括第三引线51以及第四引线52的输出端子50连接，因此能够成为简单构造的光耦合装置。半导体受光元件20以跨越第一MOSFET80与第二MOSFET82之间的间隙部的方式分别接合在第一MOSFET80的表面的一部分以及第二MOSFET82的表面的一部分。半导体受光元件20的一方的电极与第一以及第二MOSFET80、82的栅极G分别连接，半导体受光元件20的另一方的电极与第一以及第二MOSFET80、82的源极S分别连接。放射红外光的半导体发光元件30接合在半导体受光元件20的表面的受光区域(通过光电二极管阵列产生光电动势)上。即，本实施方式为MOSFET80、82、半导体受光元件20、以及半导体发光元件30层叠为三层的COC(ChipOnChip)构造。另外，也可以在半导体受光元件20与半导体发光元件30之间设置具有透光性以及绝缘性的粘接层98。封固树脂层(用虚线表示)99设置在安装部件的表面、密封树脂层97、粘接层98、半导体受光元件20、以及半导体发光元件30之上。第一实施方式所涉及的光耦合装置为，通过使2个MOSFET成为大面积，由此能够进行大电流输出。在该情况下，随着芯片尺寸的增大而安装部件(封装的构成要素)的尺寸变大，但是即使在高温高湿度环境中也能够确保可靠性。图2(a)是安装部件的示意平面图，图2(b)是其示意左侧视图，图2(c)是其示意右侧视图，图2(d)是其示意主视图。安装部件5具有绝缘基板10、包括第一引线41以及第二引线42的输入端子、包括第三引线51以本文档来自技高网...

【技术保护点】
1.一种安装部件，具备：/n绝缘基板，具有上表面、第一侧面、与上述第一侧面相反侧的第二侧面、以及下表面；/n输入端子，具有第一引线以及第二引线，设置于上述绝缘基板的上述第一侧面侧，上述第一引线具有上述绝缘基板的上述上表面的第一导电区域、在设置于上述第一侧面的切口部的侧壁上设置的第二导电区域、以及上述下表面的第三区域，上述第二引线具有上述绝缘基板的上述上表面的第四导电区域、上述第一侧面的第五导电区域、以及上述下表面的第六导电区域；/n输出端子，具有第三引线以及第四引线，设置于上述绝缘基板的上述第二侧面侧，上述第三引线具有上述绝缘基板的上述上表面的第七导电区域、设置在上述第二侧面的切口部的侧壁上的第八导电区域、以及上述下表面的第九导电区域，上述第四引线具有上述绝缘基板的上述上表面的第十导电区域、上述第二侧面的第十一导电区域、以及上述下表面的第十二导电区域；/n第一芯片板部，设置于上述第一引线与上述第三引线之间的上述绝缘基板的上述上表面；/n第二芯片板部，设置于上述第二引线与上述第四引线之间的上述绝缘基板的上述上表面；/n第一孔贯通电极，设置在设置于上述绝缘基板的第一贯通孔内，连接上述第一芯片板部与上述第三引线；以及/n第二孔贯通电极，设置在设置于上述绝缘基板的第二贯通孔内，连接上述第二芯片板部与上述第四引线，/n上述第一引线的上述第一导电区域具有端部包括在将上述第一侧面包含在内的平面中的信号输入部、以及沿着上述第一侧面朝向上述第四导电区域延伸的弯曲部，上述第二引线的上述第四导电区域具有端部包括在将第一侧面包含在内的上述平面中的信号输入部、以及沿着上述第一侧面朝向上述第一导电区域延伸的弯曲部。/n...

【技术特征摘要】
20181213 JP 2018-2336111.一种安装部件，具备：
绝缘基板，具有上表面、第一侧面、与上述第一侧面相反侧的第二侧面、以及下表面；
输入端子，具有第一引线以及第二引线，设置于上述绝缘基板的上述第一侧面侧，上述第一引线具有上述绝缘基板的上述上表面的第一导电区域、在设置于上述第一侧面的切口部的侧壁上设置的第二导电区域、以及上述下表面的第三区域，上述第二引线具有上述绝缘基板的上述上表面的第四导电区域、上述第一侧面的第五导电区域、以及上述下表面的第六导电区域；
输出端子，具有第三引线以及第四引线，设置于上述绝缘基板的上述第二侧面侧，上述第三引线具有上述绝缘基板的上述上表面的第七导电区域、设置在上述第二侧面的切口部的侧壁上的第八导电区域、以及上述下表面的第九导电区域，上述第四引线具有上述绝缘基板的上述上表面的第十导电区域、上述第二侧面的第十一导电区域、以及上述下表面的第十二导电区域；
第一芯片板部，设置于上述第一引线与上述第三引线之间的上述绝缘基板的上述上表面；
第二芯片板部，设置于上述第二引线与上述第四引线之间的上述绝缘基板的上述上表面；
第一孔贯通电极，设置在设置于上述绝缘基板的第一贯通孔内，连接上述第一芯片板部与上述第三引线；以及
第二孔贯通电极，设置在设置于上述绝缘基板的第二贯通孔内，连接上述第二芯片板部与上述第四引线，
上述第一引线的上述第一导电区域具有端部包括在将上述第一侧面包含在内的平面中的信号输入部、以及沿着上述第一侧面朝向上述第四导电区域延伸的弯曲部，上述第二引线的上述第四导电区域具有端部包括在将第一侧面包含在内的上述平面中的信号输入部、以及沿着上述第一侧面朝向上述第一导电区域延伸的弯曲部。


2.根据权利要求1所述的安装部件，其中，
上述第一孔贯通电极包括多个区域，
上述第二孔贯通电极包括多个区域。


3.一种光耦合装置，具备：
权利要求1或2所述的安装部件；
第一MOSFET，设置在上述第一芯片板部之上，具有与上述第一芯片板部的外缘之一平行的第一侧面；
第二MOSFET，设置在上述第二芯片板部之上，具有与上述第二芯片板部的外缘之一平行的第一侧面；
半导体受光元件，...

【专利技术属性】
技术研发人员：斋藤圭太，鹰居直也，
申请(专利权)人：株式会社东芝，东芝电子元件及存储装置株式会社，
类型：发明
国别省市：日本;JP