三维NAND存储器件结构及其制备方法技术

本发明专利技术提供一种三维NAND存储器件结构及其制备方法，该方法包括：在支撑基底上形成具有连通的沟道孔的第一及第二叠层结构；在沟道孔的表面上形成功能层、沟道层及填充电介质；形成栅极间隙；在栅极间隙中填充间隙绝缘层；去除支撑基底，并在第一叠层结构的背面形成第三叠层结构；刻蚀第三叠层结构，以形成第一刻蚀窗口，并基于第一刻蚀窗口去除第一沟道孔底部的功能层；在第一刻蚀窗口中填充沟道连接层。通过在沟道孔背面对应的位置上形成沟道连接层，避免了从沟道孔正面进行打孔工艺实现沟道连接层与沟道层的连接时，使上沟道孔与下沟道孔连接部位的功能层受损的风险；另外，形成沟道连接层的工艺复杂度低，易于控制且良率高。

【技术实现步骤摘要】
三维NAND存储器件结构及其制备方法
本专利技术涉及存储器
，特别是涉及一种三维NAND存储器件结构及其制备方法。
技术介绍
计算机环境范例已经变化为任何时间以及任何地方都能够使用的无处不在的计算系统。归因于此事实，诸如移动电话、数字相机、以及笔记本电脑的便携式电子设备的使用已得到迅速的增张。这些便携式电子设备通常使用具有存储器件的存储系统，存储器件即数据储存器件。数据储存器件用作这些便携式电子设备中的主存储器件或辅助存储器件。从而，诸如存储系统的数字数据储存器的可靠性和性能是关键的。使用存储器件的这些数据储存器件提供极好的稳定性、耐用性、高信息存取速度、以及低功耗。具有这些优点数据储存器件的范例包括通用串行总线(USB)存储器件、具有各种接口的存储卡、以及固态驱动器(SSD)。以上提到的数据储存器件可以包括各种闪存部件。两种主要类型的闪存部件以NAND和NOR逻辑门命名，其中NAND类型的闪存可以被以块(或页)进行写入和读取，块通常比整个器件小得多，从而其用于包括移动电话、数字相机、以及固态硬盘驱动器的宽广范围的应用中。NAND闪存的高储存密度，特别是在与NOR闪存相比时，在其市场渗透方面起大的作用。随着半导体制造工艺的特征尺寸越来越小，NAND串拓扑当前已经得到了进一步的发展以实现更大的储存密度。该努力已经导致三维(3D)NAND闪存的发展，三维(3D)NAND闪存中，存储单元在交替的介质层/金属层的多个对中垂直堆叠在彼此之上，采用叠层结构提供选择晶体管和存储晶体管的栅极导体，采用贯穿叠层结构的沟道柱实现存储单元串的存放。随着3DNAND存储器件在一个堆叠体中增加(scale)更多的介质层/金属层以提高其容量，变得更难以使用单个蚀刻工艺来在3D存储器件中形成具有实质(substantial)深度的沟道孔。在沟道孔的纵横比增大时，沟道孔蚀刻指数地变慢，并且形成的沟道孔的工艺能力控制，包括无弓形、直的轮廓、关键尺寸(criticaldimension，CD)一致性、最小翘曲等，也往往更具挑战性。为了克服上述瓶颈，发展了双堆栈(dual-stack)或更多堆栈的高级三维NAND闪存架构。利用连接至彼此的交替的介质层/金属层的两个或多个堆栈，节点/对的数量可以显著增大到超出工艺能力的限制。但采用上述多个堆栈形成沟道孔的工艺中，由于应力等因素的影响，上层堆栈的沟道孔与下层堆栈的沟道孔会存在光阻层的套刻偏差，在进行深孔SONO打孔，将沟道底部的SONO打开，形成衬底阱层(一般为P阱)和沟道层的电路回路时，会造成层与层连接处的上沟道孔下端的顶层结构(即ONO)受损，从而使得三维NAND存储器件结构的良率降低和可靠性失效。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种三维NAND存储器件结构及其制备方法，用于解决现有技术中采用多层堆栈的方式形成堆栈的沟道孔时，由于光阻层的套刻偏差会引起上层堆栈的沟道孔与下层堆栈的沟道孔的错位，该错位会造成在打开沟道孔底部的SONO时，使上层堆栈的沟道孔下端的顶层结构受损，从而造成三维NAND存储器件结构的良率降低和可靠性失效等的问题。为实现上述目的及其他相关目的，本专利技术提供一种三维NAND存储器件结构的制备方法，所述制备方法至少包括：在支撑基底上形成栅线牺牲层/电介质层对的第一叠层结构，并形成贯穿所述第一叠层结构的第一沟道孔，所述栅线牺牲层/电介质层对为栅线牺牲层与电介质层交替堆叠形成；在所述第一叠层结构的正面形成所述栅线牺牲层/电介质层对的第二叠层结构，并形成贯穿所述第二叠层结构的第二沟道孔，且所述第一沟道孔与所述第二沟道孔连通；在所述第一沟道孔及所述第二沟道孔的表面上形成功能层及沟道层，并使用沟道填充电介质填充所述第一沟道孔及所述第二沟道孔；形成贯穿所述第一叠层结构及所述第二叠层结构的栅极间隙，基于所述栅极间隙将所述栅线牺牲层置换为栅极层，并在所述栅极间隙中填充间隙绝缘层；去除所述支撑基底，并在所述第一叠层结构的背面形成电介质层-栅线牺牲层-电介质层-衬底层的第三叠层结构；刻蚀所述第三叠层结构，以形成显露所述第一沟道孔底部的所述功能层的第一刻蚀窗口，并基于所述第一刻蚀窗口去除所述第一沟道孔底部的所述功能层；在所述第一刻蚀窗口中填充沟道连接层，所述沟道连接层与所述沟道层连接。可选地，所述第三叠层结构包括电介质层、栅线牺牲层、电介质层和衬底层。可选地，所述电介质层、栅线牺牲层、电介质层和衬底层依次层叠。可选地，所述制备方法还包括：形成所述沟道连接层之后，刻蚀所述第三叠层结构，以于所述间隙绝缘层上形成第二刻蚀窗口；基于所述第二刻蚀窗口，去除所述第三叠层结构中的所述栅线牺牲层，以在所述第三叠层结构中相邻的所述电介质层之间形成第一间隙；在所述第一间隙表面形成栅极电介质层；在所述第一间隙中填充栅极材料，以形成下选择晶体管的下选择栅极层；采用绝缘材料填充所述第二刻蚀窗口，填充至与所述第三叠层结构中的所述衬底层的下表面齐平；在剩余的所述第二刻蚀窗口中形成共源极导电层。可选地，所述栅极电介质层包括氧化层及高K介质层，所述氧化层位于所述第一间隙的表面，所述高K介质层位于所述氧化层的表面；所述下选择栅极层包括氮化钛(TiN)层及钨(W)层，所述氮化钛(TiN)层位于所述高K介质层表面，所述钨(W)层位于所述氮化钛(TiN)层表面且填充满所述第一间隙。可选地，在所述第一叠层结构的正面形成第二叠层结构之前还包括，在所述第一沟道孔的表面上形成阻隔层；及在所述第一沟道孔中形成牺牲层的步骤；形成所述第二沟道孔之后还包括去除所述牺牲层及所述阻隔层的步骤。可选地，所述阻隔层的材料包括钨(W)或氮化钛(TiN)，所述牺牲层的材料包括多晶硅。可选地，在所述第一沟道孔及所述第二沟道孔的表面上形成所述功能层及所述沟道层包括步骤：在所述第一沟道孔及所述第二沟道孔的表面上形成阻挡层；在所述阻挡层上形成电荷捕获层；在所述电荷捕获层上形成隧穿层；在所述隧穿层上形成所述沟道层。可选地，基于所述栅极间隙将所述栅线牺牲层置换为所述栅极层包括步骤：基于所述栅极间隙去除所述第一叠层结构及所述第二叠层结构中的所述栅线牺牲层，以在所述第一叠层结构及所述第二叠层结构中相邻两所述电介质层之间形成第二间隙；在所述第二间隙中填充所述栅极层。可选地，去除所述支撑基底之前还包括，在所述第二叠层结构的正面形成互连结构，以实现所述沟道层信号的传输。可选地，所述沟道连接层的材料包括多晶硅，所述沟道层的材料包括多晶硅。可选地，所述栅线牺牲层/电介质层对包括氮化物层/氧化物层对。本专利技术还提供一种三维NAND存储器件结构，包括：衬底层，具有相对的正面及背面；依次层叠的第四叠层结构及第五叠层结构，位于所述衬底层的正面上，其中，所述第四叠层结构及所述第五叠层结构包括栅极层/本文档来自技高网...

【技术保护点】
1.一种三维NAND存储器件结构的制备方法，其特征在于，所述制备方法至少包括：/n在支撑基底上形成栅线牺牲层/电介质层对的第一叠层结构，并形成贯穿所述第一叠层结构的第一沟道孔，所述栅线牺牲层/电介质层对为栅线牺牲层与电介质层交替堆叠形成；/n在所述第一叠层结构的正面形成所述栅线牺牲层/电介质层对的第二叠层结构，并形成贯穿所述第二叠层结构的第二沟道孔，且所述第一沟道孔与所述第二沟道孔连通；/n在所述第一沟道孔及所述第二沟道孔的表面上形成功能层及沟道层，并使用沟道填充电介质填充所述第一沟道孔及所述第二沟道孔；/n形成贯穿所述第一叠层结构及所述第二叠层结构的栅极间隙，基于所述栅极间隙将所述栅线牺牲层置换为栅极层，并在所述栅极间隙中填充间隙绝缘层；/n去除所述支撑基底，并在所述第一叠层结构的背面形成第三叠层结构；/n刻蚀所述第三叠层结构，以形成显露所述第一沟道孔底部的所述功能层的第一刻蚀窗口，并基于所述第一刻蚀窗口去除所述第一沟道孔底部的所述功能层；/n在所述第一刻蚀窗口中填充沟道连接层，所述沟道连接层与所述沟道层连接。/n

【技术特征摘要】
1.一种三维NAND存储器件结构的制备方法，其特征在于，所述制备方法至少包括：
在支撑基底上形成栅线牺牲层/电介质层对的第一叠层结构，并形成贯穿所述第一叠层结构的第一沟道孔，所述栅线牺牲层/电介质层对为栅线牺牲层与电介质层交替堆叠形成；
在所述第一叠层结构的正面形成所述栅线牺牲层/电介质层对的第二叠层结构，并形成贯穿所述第二叠层结构的第二沟道孔，且所述第一沟道孔与所述第二沟道孔连通；
在所述第一沟道孔及所述第二沟道孔的表面上形成功能层及沟道层，并使用沟道填充电介质填充所述第一沟道孔及所述第二沟道孔；
形成贯穿所述第一叠层结构及所述第二叠层结构的栅极间隙，基于所述栅极间隙将所述栅线牺牲层置换为栅极层，并在所述栅极间隙中填充间隙绝缘层；
去除所述支撑基底，并在所述第一叠层结构的背面形成第三叠层结构；
刻蚀所述第三叠层结构，以形成显露所述第一沟道孔底部的所述功能层的第一刻蚀窗口，并基于所述第一刻蚀窗口去除所述第一沟道孔底部的所述功能层；
在所述第一刻蚀窗口中填充沟道连接层，所述沟道连接层与所述沟道层连接。


2.根据权利要求2所述的三维NAND存储器件结构的制备方法，其特征在于：所述第三叠层结构包括电介质层、栅线牺牲层、电介质层和衬底层。


3.根据权利要求1所述的三维NAND存储器件结构的制备方法，其特征在于，所述制备方法还包括：
形成所述沟道连接层之后，刻蚀所述第三叠层结构，以于所述间隙绝缘层上形成第二刻蚀窗口；
基于所述第二刻蚀窗口，去除所述第三叠层结构中的所述栅线牺牲层，以在所述第三叠层结构中相邻的所述电介质层之间形成第一间隙；
在所述第一间隙表面形成栅极电介质层；
在所述第一间隙中填充栅极材料，以形成下选择晶体管的下选择栅极层；
采用绝缘材料填充所述第二刻蚀窗口，填充至与所述第三叠层结构中的所述衬底层的下表面齐平；
在剩余的所述第二刻蚀窗口中形成共源极导电层。


4.根据权利要求3所述的三维NAND存储器件结构的制备方法，其特征在于：所述栅极电介质层包括氧化层及高K介质层，所述氧化层位于所述第一间隙的表面，所述高K介质层位于所述氧化层的表面；所述下选择栅极层包括氮化钛TiN层及钨W层，所述氮化钛TiN层位于所述高K介质层表面，所述钨W层位于所述氮化钛TiN层表面且填充满所述第一间隙。


5.根据权利要求1所述的三维NAND存储器件结构的制备方法，其特征在于：在所述第一叠层结构的正面形成第二叠层结构之前还包括，在所述第一沟道孔的表面上形成阻隔层；及在所述第一沟道孔中形成牺牲层的步骤；形成所述第二沟道孔之后还包括去除所述牺牲层及所述阻隔层的步骤。


6.根据权利要求5所述的三维NAND存储器件结构的制备方法，其特征在于：所述阻隔层的材料包括钨W或氮化钛TiN，所述牺牲层的材料包括多晶硅。


7.根据权利要求1所述的三维NAND存储器件结构的制备方法，其特征在于：在所述第一沟道孔及所述第二沟道孔的表面上形成所述功能层及所述沟道层包括步骤：

【专利技术属性】
技术研发人员：徐伟，杨星梅，王健舻，吴继君，黄攀，周文斌，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42