形成迹线上凸块(BOT)组件的方法和半导体结构技术

本发明专利技术的实施例提供了一种形成封装件的迹线上凸块(BOT)的方法和半导体结构。该方法包括：在衬底上形成接合迹线，在平面视图中，接合迹线具有第一部分，第二部分和将第一部分连接至第二部分的第三部分，第一部分的第一侧壁与第二部分的第一侧壁共线，第一部分的第二侧壁与第二部分的第二侧壁和第三部分的第二侧壁共线，在平面视图中，第三部分的第一侧壁具有朝着第三部分的第二侧壁凹进的一个或多个第一凹槽，第三部分的第二侧壁整体是平坦的侧壁；将导电柱置放在接合迹线的第三部分上方，使得导电柱至少部分地覆盖接合迹线的第三部分中的一个或多个第一凹槽；以及将接合迹线电连接至导电柱。

【技术实现步骤摘要】
形成迹线上凸块(BOT)组件的方法和半导体结构分案申请本申请是2014年08月28日提交的标题为“用于迹线上凸块(BOT)组件的迹线设计”、专利申请号为201410431316.6的分案申请。
本专利技术涉及半导体领域，更具体地，涉及用于迹线上凸块(BOT)组件的迹线设计。
技术介绍
在诸如倒装芯片芯片级封装件(fcCSP)的封装件中，将集成电路(IC)或管芯通过迹线上凸块(BOT)互连件安装到衬底(例如，印刷电路板(PCB)或其他集成电路载体)。BOT互连件采用焊料将IC的凸块电连接到衬底的迹线。根据更小的封装件的需求，经常尝试减小邻近的凸块之间的距离，也称为凸块间距。一种减小凸块间距的方式是通过减小相邻的金属迹线之间的距离。不幸地是，减小相邻的金属迹线之间的间距可以导致不期望的或不利的影响。例如，如果相邻的金属迹线彼此太近，则当建立BOT互连件时，可以形成焊桥。
技术实现思路
为解决上述问题，本专利技术提供了一种用于形成迹线上凸块(BOT)组件的方法，包括：在衬底上形成接合迹线；在接合迹线上方设置导电柱，使得导电柱至少延伸到接合迹线的一端；以及回流位于接合迹线和导电柱之间的焊料部件以将接合迹线电连接到导电柱。该方法还包括将导电柱设置在接合迹线上方，使得导电柱悬于接合迹线的一端之上。该方法还包括设置导电柱，使得接合迹线位于导电柱外围中的长度为导电柱的直径的约20％到约100％。该方法还包括设置导电柱，使得接合迹线位于导电柱外围中的长度小于导电柱的直径。该方法还包括在设置导电柱之前，相对于相邻迹线的长度降低接合迹线的长度。该方法还包括在设置导电柱之前，去除接合迹线的一部分以产生增广润湿区域。其中，在回流焊料部件之后，焊料部件邻接接合迹线的端表面和两个侧壁。此外，还提供了一种用于形成迹线上凸块(BOT)组件的方法，包括：在衬底上形成接合迹线；产生增广润湿区域；以及将焊料施加到接合迹线的增广润湿区域上方，以将接合迹线电连接到导电柱。其中，增广润湿区域包括接合迹线的端表面。其中，增广润湿区域包括接合迹线的端表面和接合迹线的两个相对侧壁的一部分。其中，增广润湿区域包括位于接合迹线中的至少一个凹槽。其中，增广润湿区域包括位于接合迹线中的多个凹槽。该方法还包括去除接合迹线的一部分以产生增广润湿区域。该方法还包括去除接合迹线的一部分，使得接合迹线位于导电柱外围中的长度是导电柱的直径的约20％到约100％。该方法还包括对准导电柱，使得导电柱的外围至少延伸到接合迹线的一端。该方法还包括对准导电柱，使得导电柱的外围悬于接合迹线的一端之上。此外，还提供了一种用于封装件的迹线上凸块(BOT)互连件，包括：接合迹线，接合迹线包括远端；导电柱，至少延伸到接合迹线的远端；以及焊料部件，电连接接合迹线和导电柱。其中，导电柱悬于接合迹线的远端之上。其中，封装件中的接合迹线的长度比相邻迹线的长度短。其中，焊料部件啮合接合迹线的端表面和相对侧壁。附图说明为了更全面地理解本专利技术及其优势，现将结合附图所进行的以下描述作为参考，其中：图1示出了为了易于说明的封装件(已去除管芯)中的迹线上凸块(BOT)组件的实施例的顶视图；图2示出了通常沿线2-2截取的图1的BOT组件的实施例的截面图；图3示出了通常沿线2-2截取的图1的BOT组件的实施例的截面图；图4至图6共同示出了用于制造图1至图3的BOT组件的实施例的工艺流程的实施例；图7至图8示出了可以形成在图1的BOT组件的实施例的接合迹线中的凹槽；图9示出了相对于导电柱下方的接合迹线的部分的导电柱的尺寸；图10至图11提供了一组图像，该组图像示出了位于图1的BOT互连件和BOT组件的实施例中的焊料部件和相邻的迹线之间的增大的距离；以及图12至图13示出了形成图1的BOT组件的方法的实施例。除非另有说明，否则不同图中的相应数字和符号常常表示相应的部分。绘制的图只用于清楚地说明实施例的相关方面，因此无需按比例绘制。具体实施方式下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的专利技术构思。所讨论的具体实施例仅仅示出了制造和使用本专利技术的具体方式，而不用于限制本专利技术的范围。本专利技术将关于具体环境中的实施例进行描述，即合并迹线上凸块(BOT)互连件的封装件。然而，本专利技术中的构思也可以应用于其他封装件、互连组件或半导体结构。共同参考图1至图3，示出了用于封装件12的迹线上凸块(BOT)组件10。下文将提供更全面的解释，BOT组件10比使用其他方法形成的BOT组件提供更多的益处和优势。例如，BOT组件10允许焊料更均匀地分散在接合迹线上方。通过这样做，禁止或避免了细小的间距凸块设计中邻近的迹线之间的不期望的焊桥。此外，BOT组件10为封装件12提供了更稳健的和更可靠的电子互连。如图所示，采用BOT组件10将管芯14(在图2和图3中)电连接(以及，在一些实施例中，结构性连接)到衬底16。在实施例中，管芯14包括从晶圆分割的各种不同的集成电路的一个或多个。在实施例中，例如，衬底16可以是印刷电路板。在一些实施例中，管芯14和衬底16均可以包括为了易于示出而忽略的额外的组件、层、结构或部件。如图1所示，BOT组件10包括接合迹线18、导电柱20、和焊料部件22。接合迹线18邻近于衬底16上的至少一个相邻的迹线30。下文将进行解释，接合迹线18具有减小的长度，或可以将接合迹线18相对于邻近的相邻迹线30缩短。换句话说，接合迹线18可以比相邻迹线30更短。如图2和图3所示，接合迹线18由衬底16支撑。在实施例中，将接合迹线18全部设置在衬底16的顶面上方。在实施例中，接合迹线18至少部分地嵌入到衬底16中。例如，由诸如铜(Cu)的导电金属形成接合迹线18，但是也可以由其他合适的导电金属形成。再次参考图1，BOT组件10的接合迹线18包括接合迹线18的端24。端24也可以称为远端。端24提供位于相对的侧壁28之间的端表面26。在接合迹线18短于相邻的迹线30的实施例中，接合迹线18的远端24偏移于相邻的迹线30的远端24。换句话说，虽然设置在衬底16上，但是接合迹线18和相邻的迹线30没有彼此对准。如图2至图3所示，将导电柱20连接到管芯14。例如，由诸如铜(Cu)的导电金属形成导电柱20，但是也可以由其他合适的导电金属形成。导电柱20可以指代凸块或底部凸块金属化(UBM)。如图1至图2所示，在一些实施例中，导电柱20至少延伸到接合迹线18的远端24，且可以延伸到远端24的上方。换句话说，如图1所示，导电柱20的外围32至少到达下面的接合迹线18的端表面26。在实施例中，导电柱20悬于下面的接合迹线18之上，使得导电柱20的外围32突出超过下面的接本文档来自技高网...

【技术保护点】
1.一种形成迹线上凸块(BOT)组件的方法，该方法包括：/n在衬底上形成接合迹线，在平面视图中，接合迹线具有第一部分，第二部分和将第一部分连接至第二部分的第三部分，第一部分的第一侧壁与第二部分的第一侧壁共线，第一部分的第二侧壁与第二部分的第二侧壁和第三部分的第二侧壁共线，在平面视图中，第三部分的第一侧壁具有朝着第三部分的第二侧壁凹进的一个或多个第一凹槽，第三部分的第二侧壁整体是平坦的侧壁；/n将导电柱置放在接合迹线的第三部分上方，使得导电柱至少部分地覆盖接合迹线的第三部分中的一个或多个第一凹槽；以及/n将接合迹线电连接至导电柱。/n

【技术特征摘要】
20131230 US 14/143,6481.一种形成迹线上凸块(BOT)组件的方法，该方法包括：
在衬底上形成接合迹线，在平面视图中，接合迹线具有第一部分，第二部分和将第一部分连接至第二部分的第三部分，第一部分的第一侧壁与第二部分的第一侧壁共线，第一部分的第二侧壁与第二部分的第二侧壁和第三部分的第二侧壁共线，在平面视图中，第三部分的第一侧壁具有朝着第三部分的第二侧壁凹进的一个或多个第一凹槽，第三部分的第二侧壁整体是平坦的侧壁；
将导电柱置放在接合迹线的第三部分上方，使得导电柱至少部分地覆盖接合迹线的第三部分中的一个或多个第一凹槽；以及
将接合迹线电连接至导电柱。


2.根据权利要求1的方法，其中，通过使用焊料部件将接合迹线连接至导电柱来至少部分地执行电连接。


3.根据权利要求2的方法，其中，焊料部件沿着接合迹线的表面延伸，接合迹线的表面与衬底相交。


4.根据权利要求3的方法，其中...

【专利技术属性】
技术研发人员：林彦良，陈承先，郭庭豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71