源极驱动电路及驱动方法、显示装置制造方法及图纸

本申请提供一种源极驱动电路及驱动方法、显示装置，涉及显示技术领域，用于解决如何使数据芯片正常驱动MUX控制线的问题。源极驱动电路，包括：数据驱动子电路、多个第一多路分配子电路和多个第二多路分配子电路；数据驱动子电路，连接第一多路分配子电路和第二多路分配子电路，用于向第一多路分配子电路和第二多路分配子电路分别传输数据信号；第一多路分配子电路，还连接N个第一多路分配信号输入端和N个第一数据信号输出端；第二多路分配子电路，还连接M个第二多路分配信号输入端和M个第二数据信号输出端；其中，N和M均为大于2的正整数；1≤i≤N，且i为正整数；1≤j≤M，且j为正整数。

【技术实现步骤摘要】
源极驱动电路及驱动方法、显示装置
本专利技术涉及显示
，尤其涉及源极驱动电路及驱动方法、显示装置。
技术介绍
在液晶显示器(liquidcrystaldisplay，LCD)或有机发光二极管(organiclightemittingdisplay，OLED)显示器等显示装置中均包括多个阵列式排布的像素。显示装置在显示时，数据芯片需要通过很多数据传输线向像素单元输出像素电压。为了减少数据传输线的数量，在数据芯片和每个数据传输线之间设置多路分配(DEMUX)子电路，使用若干MUX控制线来控制多路分配子电路中的多个薄膜晶体管的导通，使得每个数据传输线通过多路分配子电路可以连接多个亚像素单元，减少了数据传输线的数量。然而，随着显示装置的解析度和分辨率的增加，像素的数量越来越多，每条MUX控制线需要控制的薄膜晶体管也越来越多，导致MUX控制线的负载(loading)越来越大，数据芯片无法正常驱动MUX控制线。
技术实现思路
本专利技术的实施例提供一种源极驱动电路及驱动方法、显示装置，涉及显示
，用于解决如何使数据芯片正常驱动MUX控制线的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：第一方面，提供一种源极驱动电路，包括：数据驱动子电路、多个第一多路分配子电路和多个第二多路分配子电路；数据驱动子电路，连接第一多路分配子电路和第二多路分配子电路，用于向第一多路分配子电路和第二多路分配子电路分别传输数据信号；第一多路分配子电路，还连接N个第一多路分配信号输入端和N个第一数据信号输出端，用于在第i个第一多路分配信号输入端的控制下，将数据信号传输至与该第i个第一多路分配信号输入端对应的第i个第一数据信号输出端；第二多路分配子电路，还连接M个第二多路分配信号输入端和M个第二数据信号输出端，用于在第j个第二多路分配信号输入端的控制下，将数据信号传输至与该第j个第二多路分配信号输入端对应的第j个第二数据信号输出端；其中，N和M均为大于2的正整数；1≤i≤N，且i为正整数；1≤j≤M，且j为正整数。可选地，数据驱动子电路包括多个子数据驱动子电路；多个第一多路分配子电路和多个第二多路分配子电路划分为多组，每组连接一子数据驱动子电路。可选地，数据驱动子电路包括多个子数据驱动子电路；每个子数据驱动子电路连接多个第一多路分配子电路中的至少一个和多个第二多路分配子电路中的至少一个。可选地，数据驱动子电路包括多个子数据驱动子电路；每个子数据驱动子电路连接多个第一多路分配子电路中的至少一个或者多个第二多路分配子电路中的至少一个。可选地，N＝M；N个第一多路分配信号输入端和M个第二多路分配信号输入端的输入信号相同。可选地，第一多路分配子电路，包括N个第一薄膜晶体管；N个第一薄膜晶体管的栅极与N个第一多路分配信号输入端一一对应连接；每个第一薄膜晶体管的第一极均连接数据驱动子电路；N个第一薄膜晶体管的第二极与N个第一数据信号输出端一一对应连接；和/或，第二多路分配子电路，包括M个第二薄膜晶体管；M个第二薄膜晶体管的栅极与M个第二多路分配信号输入端一一对应连接；每个第二薄膜晶体管的第一极均连接数据驱动子电路；M个第二薄膜晶体管的第二极与M个第二数据信号输出端一一对应连接。第二方面，提供一种显示装置，第一方面所述的源极驱动电路。可选地，显示装置还包括显示基板，显示基板包括多条数据线和多个阵列排布的亚像素；多条数据线与源极驱动电路中N个第一数据信号输出端和M个第二数据信号输出端一一对应连接；与同一第一多路分配子电路中的第一数据信号输出端连接的多条数据线相邻；和/或，与同一第二多路分配子电路中的第二数据信号输出端连接的多条数据线相邻。第三方面，提供一种源极驱动电路的驱动方法，源极驱动电路包括数据驱动子电路、多个第一多路分配子电路和多个第二多路分配子电路；数据驱动子电路，连接第一多路分配子电路和第二多路分配子电路；源极驱动电路的驱动方法包括：向第一数据信号输出端输出数据信号；向第一数据信号输出端输出数据信号，包括：向第一多路分配子电路的第i个第一多路分配信号输入端输入开启信号；数据驱动子电路依次向多个第一多路分配子电路输入数据信号，每个第一多路分配子电路在开启信号的控制下，将数据信号传输至与第i个第一多路分配信号输入端对应连接的第i个第一数据信号输出端；向第二数据信号输出端输出数据信号；向第二数据信号输出端输出数据信号，包括：向第二多路分配子电路的第j个第二多路分配信号输入端输入开启信号；数据驱动子电路依次向多个第二多路分配子电路输入数据信号，每个第二多路分配子电路在开启信号的控制下，将数据信号传输至与第j个第二多路分配信号输入端对应连接的第j个第二数据信号输出端；循环向第一数据信号输出端输出数据信号的步骤，直至第一多路分配子电路的N个第一数据信号输出端均输出数据信号；循环向第二数据信号输出端输出数据信号的步骤，直至第二多路分配子电路的M个第二数据信号输出端均输出数据信号；其中，N和M均为大于2的正整数；1≤i≤N，且i为正整数；1≤j≤M，且j为正整数。可选地，N＝M；向第一多路分配子电路的第p个第一多路分配信号输入端和第二多路分配子电路的第p个第二多路分配信号输入端同时输入开启信号；其中，1≤p≤N，且p为正整数。本申请实施例提供一种源极驱动电路及驱动方法、显示装置。源极驱动电路中的数据驱动子电路用于向第一多路分配子电路和第二多路分配子电路分别传输数据信号。第一多路分配子电路用于在第i个第一多路分配信号输入端的控制下，将数据信号传输至与该第i个第一多路分配信号输入端对应的第i个第一数据信号输出端。第二多路分配子电路用于在第j个第二多路分配信号输入端的控制下，将数据信号传输至与该第j个第二多路分配信号输入端对应的第j个第二数据信号输出端。由于一个多路分配信号输入端即为一个MUX控制线，因此，可以使用由同一根MUX控制线增加而来的两个MUX控制线，分别作为第一多路分配子电路的第一多路分配信号输入端和第二多路分配子电路的第二多路分配信号输入端。从而，本申请提供的源极驱动电路将原来一条MUX控制线上的负载分为两部分，每一部分分别采用一根独立的MUX控制线来控制，使得每条MUX控制线的负载减小，数据芯片驱动MUX控制线时的时延(delay)减小，因此，数据芯片能够更好的驱动MUX控制线。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1a为相关技术中提供的一种源极驱动电路的结构示意图；图1b为相关技术中提供的一种源极驱动电路的工作过程示意图；图1c为本申请实施例提供的一种源极驱动电路的结构示意图；图2为本申请实施例提供的另一种源极驱动电路的结构示意图；图3a为本申请实施例提供的一种图2的具体结本文档来自技高网...

【技术保护点】
1.一种源极驱动电路，其特征在于，包括：数据驱动子电路、多个第一多路分配子电路和多个第二多路分配子电路；/n所述数据驱动子电路，连接所述第一多路分配子电路和所述第二多路分配子电路，用于向所述第一多路分配子电路和所述第二多路分配子电路分别传输数据信号；/n所述第一多路分配子电路，还连接N个第一多路分配信号输入端和N个第一数据信号输出端，用于在第i个第一多路分配信号输入端的控制下，将所述数据信号传输至与该第i个第一多路分配信号输入端对应的第i个第一数据信号输出端；/n所述第二多路分配子电路，还连接M个第二多路分配信号输入端和M个第二数据信号输出端，用于在第j个第二多路分配信号输入端的控制下，将所述数据信号传输至与该第j个第二多路分配信号输入端对应的第j个第二数据信号输出端；/n其中，N和M均为大于2的正整数；1≤i≤N，且i为正整数；1≤j≤M，且j为正整数。/n

【技术特征摘要】
1.一种源极驱动电路，其特征在于，包括：数据驱动子电路、多个第一多路分配子电路和多个第二多路分配子电路；
所述数据驱动子电路，连接所述第一多路分配子电路和所述第二多路分配子电路，用于向所述第一多路分配子电路和所述第二多路分配子电路分别传输数据信号；
所述第一多路分配子电路，还连接N个第一多路分配信号输入端和N个第一数据信号输出端，用于在第i个第一多路分配信号输入端的控制下，将所述数据信号传输至与该第i个第一多路分配信号输入端对应的第i个第一数据信号输出端；
所述第二多路分配子电路，还连接M个第二多路分配信号输入端和M个第二数据信号输出端，用于在第j个第二多路分配信号输入端的控制下，将所述数据信号传输至与该第j个第二多路分配信号输入端对应的第j个第二数据信号输出端；
其中，N和M均为大于2的正整数；1≤i≤N，且i为正整数；1≤j≤M，且j为正整数。


2.根据权利要求1所述的源极驱动电路，其特征在于，所述数据驱动子电路包括多个子数据驱动子电路；
多个所述第一多路分配子电路和多个所述第二多路分配子电路划分为多组，每组连接一所述子数据驱动子电路。


3.根据权利要求1所述的源极驱动电路，其特征在于，所述数据驱动子电路包括多个子数据驱动子电路；
每个所述子数据驱动子电路连接多个所述第一多路分配子电路中的至少一个和多个所述第二多路分配子电路中的至少一个。


4.根据权利要求1所述的源极驱动电路，其特征在于，所述数据驱动子电路包括多个子数据驱动子电路；
每个所述子数据驱动子电路连接多个所述第一多路分配子电路中的至少一个或者多个所述第二多路分配子电路中的至少一个。


5.根据权利要求1-4任一项所述的源极驱动电路，其特征在于，N＝M；
N个所述第一多路分配信号输入端和M个所述第二多路分配信号输入端的输入信号相同。


6.根据权利要求1-4任一项所述的源极驱动电路，其特征在于，所述第一多路分配子电路，包括N个第一薄膜晶体管；
N个所述第一薄膜晶体管的栅极与N个所述第一多路分配信号输入端一一对应连接；每个所述第一薄膜晶体管的第一极均连接所述数据驱动子电路；N个所述第一薄膜晶体管的第二极与N个所述第一数据信号输出端一一对应连接；
和/或，
所述第二多路分配子电路，包括M个第二薄膜晶体管；
M个所述第二薄膜晶体管的栅极与M个所述第二多路分配信号输入端一一对应连接；每个所述第二薄膜晶体管的第一极均连接所述数据驱动子电路...

【专利技术属性】
技术研发人员：谷晓芳，马小叶，杜瑞芳，张东徽，张余祥，邵贤杰，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34