3D存储器件及其制造方法技术

公开了一种3D存储器件及其制造方法，3D存储器件包括：衬底；位于衬底上方的栅叠层结构，栅叠层结构包括交替堆叠的多个层间绝缘层和多个栅极导体；贯穿栅叠层结构的多个沟道柱，沟道柱包括位于沟道柱侧壁的功能层以及沟道层；硅槽，通过去除沟道柱底部的功能层形成；外延层，位于硅槽内；硅槽两侧的表面屏幕在栅叠层结构中最下面的两层栅极导体的表面平面之间；部分沟道层位于硅槽内。本发明专利技术实施例中去除沟道孔底部的功能层形成硅槽，在硅槽内形成外延层；功能层由于没有拐角，仅位于沟道孔的侧壁上，提高电荷存储层的电荷束缚能力，避免电荷存储层上的电荷泄漏到沟道层中，从而提高3D存储器的底部选择栅极的阈值电压的稳定性。

【技术实现步骤摘要】
3D存储器件及其制造方法
本专利技术涉及存储器
，特别涉及3D存储器件及其制造方法。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的孔径越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。现有3DNAND存储器的形成过程一般包括：在衬底上形成氮化硅层和氧化硅层交替层叠的堆叠层；刻蚀所述堆叠层，在堆叠层中形成沟道孔，在形成沟道孔后，刻蚀沟道孔底部的衬底，在衬底中形成凹槽；在沟道孔底部的凹槽中，通过选择性外延生长(SelectiveEpitaxialGrowth)形成外延硅层，通常该外延硅层也称作SEG；在所述沟道孔的侧壁和底部中形成功能层和沟道层，所述沟道层与外延硅层(SEG)连接；去除氮化硅层，在去除氮化硅层的位置形成栅极金属。功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层，所选的材料可以是氧化物-氮化物-氧化物(ONO)的单层和/或多层组合结构。功能层(ONO层)的轴向截面可以是两个相对的L形，电荷存储层和沟道层在功能层的拐角处(L-Footposition)直接接触，会在拐角处产生高电阻率(Highelectricalresistivity)。由于底部选择栅极(BSG)的电荷束缚能力较差，电荷存储层上的电荷很容易泄漏到沟道层中，将导致底部选择栅极BSG的阈值电压Vt偏移，影响3D存储器件的性能，尤其在擦除或者读取/写入过程中。在反复的擦除或者读取/写入后，拐角处将积累大量电荷，进一步使底部选择栅极BSG的阈值电压Vt偏移。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种3D存储器件及其制造方法，去除沟道孔底部的功能层，使功能层仅位于沟道孔的侧壁上，提高电荷存储层的电荷束缚能力，进而提高3D存储器的底部选择栅极的阈值电压的稳定性。根据本专利技术的一方面，提供一种3D存储器件的制造方法，包括：在衬底上方形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个层间绝缘层和多个牺牲层；形成贯穿所述绝缘叠层结构的多个沟道柱，形成所述沟道柱的步骤包括：贯穿所述绝缘叠层结构与部分所述衬底形成多个沟道孔；在所述沟道孔的侧壁和底部形成功能层以及沟道层；去除位于沟道孔底部的沟道层形成开口；去除位于沟道孔底部的功能层形成硅槽，所述硅槽两侧的表面平面在绝缘叠层结构中最下面的两侧牺牲层的表面平面之间；在所述硅槽内形成外延层；其中，部分所述沟道层位于所述硅槽内。优选地，所述外延层的形状为凹形或者凸形。优选地，形成硅槽的步骤包括：去除所述沟道孔底部的功能层时，所述功能层相对于所述沟道层具有高的刻蚀选择比。优选地，所述功能层相对于所述沟道层的刻蚀速率比至少大于30:1。优选地，所述制造方法还包括：在所述沟道层上形成填充层；去除所述沟道孔顶部的所述填充层，以形成凹槽，在所述凹槽内形成插塞结构。优选地，所述制造方法还包括：采用多个栅极导体置换所述多个牺牲层，从而形成栅叠层结构。优选地，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层。根据本专利技术的另一方面，提供一种3D存储器件，包括：衬底；位于衬底上方的栅叠层结构，所述栅叠层结构包括交替堆叠的多个层间绝缘层和多个栅极导体；贯穿所述栅叠层结构的多个沟道柱，所述沟道柱包括位于沟道柱侧壁的功能层以及沟道层；硅槽，位于沟道柱底部，通过去除所述沟道柱底部的功能层形成；外延层，位于所述硅槽内；其中，所述硅槽两侧的表面屏幕在栅叠层结构中最下面的两层栅极导体的表面平面之间；部分所述沟道层位于所述硅槽内。优选地，所述外延层的形状为凹形或者凸形。优选地，所述功能层相对于所述沟道层具有高的刻蚀选择比。优选地，所述功能层相对于所述沟道层的刻蚀速率比至少大于30:1。优选地，所述3D存储器件还包括：位于所述沟道柱中的填充层，所述填充层与所述沟道层接触；位于所述填充层上的插塞结构。优选地，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层。本专利技术提供的3D存储器件及其制造方法，去除沟道孔底部的功能层形成硅槽，在硅槽内形成外延层；功能层由于没有拐角，仅位于沟道孔的侧壁上，提高电荷存储层的电荷束缚能力，避免电荷存储层上的电荷泄漏到沟道层中，从而提高3D存储器的底部选择栅极的阈值电压的稳定性。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1a和图1b分别示出了3D存储器件的存储单元串的电路图和结构示意图；图2示出了3D存储器件的透视图；图3a至图3i示出根据本专利技术实施例的3D存储器件制造方法的各个阶段的截面图；图4a至图4i示出根据本专利技术另一实施例的3D存储器件制造方法的各个阶段的截面图。具体实施方式以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。本专利技术中描述的“上方”，是指位于基板平面的上方，可以是指材料之间的直接接触，也可以是间隔设置。在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。本专利技术可以各种形式呈现，以下将描述其中一些示例。图1a和1b分别示出3D存储器件的存储单元串的电路图和结构示意图。在该实施例中示出的存储单元串包括4个存储单元的情形。可以理解，本专利技术不限于此，存储单元串中的存储单元数量可以为任意多个，例如，32个或64个。如图1a所示，存储单元串100的第一端连接至位线BL，第二端连接至源极线SL。存储单元串100包括在第一端和第二端之间串联连接的多个晶体管，包括：第一选择晶体管Q1、存储单元M1至M4、以及第二选择晶体管Q2。第一选择晶体管Q1的栅极连接至串选择线SSL，第二选择晶体管Q2的栅极连接至地选择线GSL。存储单元M1至M4的栅极分别连接至字线WL1至WL4的相应字线。如图1b所示，存储单元串100的选择晶体管Q1和Q2分别包括第二导体层122和第三导体层123，存储单元M1至M4分别包括第一导体层121。第一导体层121、第二导体层122和第三导体层123与存储单元串100中的晶体管的堆叠顺序一致，相邻的导体层之间彼此采用绝缘层隔开，从而形成栅叠层结构。进一步地，存储单元串本文档来自技高网...

【技术保护点】
1.一种3D存储器件的制造方法，其特征在于，包括：/n在衬底上方形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个层间绝缘层和多个牺牲层；/n形成贯穿所述绝缘叠层结构的多个沟道柱，形成所述沟道柱的步骤包括：/n贯穿所述绝缘叠层结构与部分所述衬底形成多个沟道孔；/n在所述沟道孔的侧壁和底部形成功能层以及沟道层；/n去除位于沟道孔底部的沟道层形成开口；/n去除位于沟道孔底部的功能层形成硅槽，所述硅槽两侧的表面平面在绝缘叠层结构中最下面的两侧牺牲层的表面平面之间；/n在所述硅槽内形成外延层；/n其中，部分所述沟道层位于所述硅槽内。/n

【技术特征摘要】
1.一种3D存储器件的制造方法，其特征在于，包括：
在衬底上方形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个层间绝缘层和多个牺牲层；
形成贯穿所述绝缘叠层结构的多个沟道柱，形成所述沟道柱的步骤包括：
贯穿所述绝缘叠层结构与部分所述衬底形成多个沟道孔；
在所述沟道孔的侧壁和底部形成功能层以及沟道层；
去除位于沟道孔底部的沟道层形成开口；
去除位于沟道孔底部的功能层形成硅槽，所述硅槽两侧的表面平面在绝缘叠层结构中最下面的两侧牺牲层的表面平面之间；
在所述硅槽内形成外延层；
其中，部分所述沟道层位于所述硅槽内。


2.根据权利要求1所述的制造方法，其特征在于，所述外延层的形状为凹形或者凸形。


3.根据权利要求1所述的制造方法，其特征在于，形成硅槽的步骤包括：
去除所述沟道孔底部的功能层时，所述功能层相对于所述沟道层具有高的刻蚀选择比。


4.根据权利要求3所述的制造方法，其特征在于，所述功能层相对于所述沟道层的刻蚀速率比至少大于30:1。


5.根据权利要求1所述的制造方法，其特征在于，还包括：
在所述沟道层上形成填充层；
去除所述沟道孔顶部的所述填充层，以形成凹槽，在所述凹槽内形成插塞结构。


6.根据权利要求1所述的制造方法，其特征在于，还包括：
采用多个栅极导体置换所述多个牺牲层，从而形成栅叠层结构。


7.根据...

【专利技术属性】
技术研发人员：刘沙沙，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42