沟槽栅功率器件及其制造方法技术

本发明专利技术公开了一种沟槽栅功率器件，正面结构中的载流子存储层和沟道区都分布采用外延层形成，不再采用阱注入工艺和推阱形成的阱区作为沟道区以及采用离子注入加推阱形成载流子存储层，从而能消除推阱工艺对载流子存储层和沟道区的杂质浓度分布和厚度的影响，能使载流子存储层和沟道区都具有杂质浓度分布和厚度都能精确控制的结构。为此，本发明专利技术还公开了一种沟槽栅功率器件的制造方法。本发明专利技术能同时对沟道区和载流子存储层的掺杂浓度分布以及厚度进行精确控制，从而提高器件的性能。

Trench gate power device and its manufacturing method

【技术实现步骤摘要】
沟槽栅功率器件及其制造方法
本专利技术涉及一种半导体集成电路制造领域，特别是涉及一种沟槽栅功率器件；本专利技术还涉及一种沟槽栅功率器件的制造方法。
技术介绍
半导体功率器件是电力电子系统进行能量控制和转换的基本电子元器件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域。以绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，IGBT)和金属氧化物半导体场效应晶体管(MOSFET)为标志的半导体功率器件是当今电力电子领域器件的主流，其中，IGBT器件是一种电压控制的MOSFET和双极型三极管(BJT)的复合型器件。从结构上，IGBT的结构与垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)相似，只是将VDMOS的N+衬底换为P+衬底，引入的电导调制效应，克服了VDMOS本身固有的导通电阻与击穿电压的矛盾，从而使IGBT同时具有双极型功率晶体管和MOSFET的共同优点：输入阻抗高、输入驱动功率小、导通压降低、电流容量大、开关速度快等。由于IGBT独特的、不可取代的性能优势使其自推出实用型产品便在诸多领域得到广泛的应用，例如：太阳能发电、风力发电、动车、高铁、新能源汽车以及众多能量转换领域。为了进一步降低IGBT的导通压降，IGBT的栅极结构从平面栅结构优化到沟槽栅结构，沟槽栅IGBT将沟道从横向变为纵向，消除了导通电阻中JFET的影响。同时缩小了原胞尺寸即步进(pitch)，大大提高原胞密度，每个芯片的沟道总宽度增加，减小了沟道电阻。另一方面，由于多晶硅栅面积增大，减少了分布电阻，有利于提高开关速度。为了进一步降低IGBT的导通压降，IGBT的单元结构的栅极结构从平面栅结构优化到沟槽栅结构。沟槽栅IGBT将沟道从横向变为纵向，消除了导通电阻中JFET的影响。同时缩小了元胞尺寸，大大提高元胞密度，每个芯片的沟道总宽度增加，减小了沟道电阻。另一方面，由于多晶硅栅面积增大，减少了分布电阻，有利于提高开关速度。为了降低IGBT的饱和压降(Vcesat)和关断损耗，对于N型器件，通常在单元结构的P型阱(Pwell)下方需要形成载流子存储(carrierstored，CS)层，现有的工艺一般通过注入和推结即推阱形成CS层，形成过程一般在Pwell工艺前或Pwell工艺后，Pwell通常作为沟道区，且现有工艺中，Pwell本身也是通过注入加推阱工艺形成，由于Pwell和Cs层的形成过程中的热过程的影响，该载流子存储层的浓度分布及厚度难以精确控制，同时会影响Pwell的分布；也即：Cs层的形成工艺本身不容易对杂质分布和厚度进行进行控制，同时Cs层的形成工艺的热过程还会影响到Pwell的杂质分布；Pwell的形成工艺也会对Cs层的形成造成影响。
技术实现思路
本专利技术所要解决的技术问题是提供一种沟槽栅功率器件，能同时对沟道区和载流子存储层的掺杂浓度分布以及厚度进行精确控制，从而提高器件的性能。为此，本专利技术还提供一种沟槽栅功率器件的制造方法。为解决上述技术问题，本专利技术提供的沟槽栅功率器件的正面结构包括：形成于半导体衬底表面的第一外延层，所述第一外延层具有第一导电类型掺杂，漂移区由所述第一外延层组成，所述第一外延层的掺杂浓度根据所述漂移区的要求设置。形成于所述第一外延层表面的第二外延层，所述第二外延层具有第一导电类型掺杂，所述第二外延层的掺杂浓度大于所述第一外延层的掺杂浓度，所述第二外延层作为所述沟槽栅功率器件的载流子存储层。形成于所述第二外延层表面的第三外延层，所述第三外延层具有第二导电类型掺杂，所述第三外延层作为所述沟槽栅功率器件的沟道区。所述载流子存储层和所述沟道区都采用外延层的工艺结构，能防止所述载流子存储层或所述沟道区采用注入加推阱形成的结构中的热过程对所述载流子存储层和所述沟道区的掺杂浓度分布和厚度的影响，从而能使所述载流子存储层和所述沟道区都具有杂质浓度分布和厚度都能精确控制的结构。沟槽栅包括栅极沟槽、栅介质层和多晶硅栅，所述栅极沟槽穿过所述沟道区和所述载流子存储层，所述栅介质层形成于所述栅极沟槽的侧面和底部表面，所述多晶硅栅填充于形成有所述栅介质层的所述栅极沟槽中，被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道。源区，由形成于所述沟道区表面的第一导电类型重掺杂区组成。层间膜，接触孔，由正面金属层图形化形成的源极和栅极。所述接触孔穿过所述层间膜。所述源区通过顶部对应的所述接触孔连接到所述源极。所述多晶硅栅通过顶部对应的所述接触孔连接到所述栅极。进一步的改进是，所述沟槽栅功率器件为沟槽栅IGBT，包括如下背面结构：在减薄后的半导体衬底的背面形成有由第二导电类型重掺杂区组成的集电区。在所述集电区的背面形成有由背面金属层组成的集电极。进一步的改进是，所述沟槽栅功率器件为沟槽栅MOSFET，包括如下背面结构：在减薄后的半导体衬底的背面形成有由第一导电类型重掺杂区组成的漏区。在所述漏区的背面形成有由背面金属层组成的漏极。进一步的改进是，所述半导体衬底为硅衬底，所述第一外延层、所述第二外延层和所述第三外延层都为硅外延层。所述栅介质层为栅氧化层，采用热氧化工艺形成。进一步的改进是，所述载流子存储层的掺杂浓度为5e15cm-3～5e17cm-3，厚度为0.5微米～5微米。进一步的改进是，所述沟道区的掺杂浓度为5e16cm-3～5e17cm-3，厚度为0.5微米～3微米。进一步的改进是，所述沟槽栅功率器件的背面结构还包括：第一导电类型掺杂的场中止层，形成于所述漂移区和所述集电区之间。进一步的改进是，所述源区顶部对应的所述接触孔的底部还穿过所述源区并和底部的所述沟道区连接。所述源区顶部对应的所述接触孔的底部的所述沟道区的表面还形成有由第二导电类型重掺杂区形成的阱接触区，所述阱接触区和顶部对应的所述接触孔形成欧姆接触。为解决上述技术问题，本专利技术提供的沟槽栅功率器件的制造方法中，形成沟槽栅功率器件的正面结构的步骤包括：步骤一、采用外延生长工艺在半导体衬底表面形成具有第一导电类型掺杂的第一外延层，漂移区由所述第一外延层组成，所述第一外延层的掺杂浓度根据所述漂移区的要求设置。步骤二、采用外延生长工艺在所述第一外延层表面形成第二外延层，所述第二外延层具有第一导电类型掺杂，所述第二外延层的掺杂浓度大于所述第一外延层的掺杂浓度，所述第二外延层作为所述沟槽栅功率器件的载流子存储层。步骤三、采用外延生长工艺在所述第二外延层表面形成第三外延层，所述第三外延层具有第二导电类型掺杂，所述第三外延层作为所述沟槽栅功率器件的沟道区；所述载流子存储层和所述沟道区都采用外延层的工艺结构，能防止所述载流子存储层或所述沟道区采用注入加推阱形成的结构中的热过程对所述载流子存储层和所述沟道区的掺杂浓度分布和厚度的影响，从而能使所述载流子存储层和所述沟道区都具有杂质浓度分布和厚度都能精确控制的结构本文档来自技高网...

【技术保护点】
1.一种沟槽栅功率器件，其特征在于，沟槽栅功率器件的正面结构包括：/n形成于半导体衬底表面的第一外延层，所述第一外延层具有第一导电类型掺杂，漂移区由所述第一外延层组成，所述第一外延层的掺杂浓度根据所述漂移区的要求设置；/n形成于所述第一外延层表面的第二外延层，所述第二外延层具有第一导电类型掺杂，所述第二外延层的掺杂浓度大于所述第一外延层的掺杂浓度，所述第二外延层作为所述沟槽栅功率器件的载流子存储层；/n形成于所述第二外延层表面的第三外延层，所述第三外延层具有第二导电类型掺杂，所述第三外延层作为所述沟槽栅功率器件的沟道区；/n所述载流子存储层和所述沟道区都采用外延层的工艺结构，能防止所述载流子存储层或所述沟道区采用注入加推阱形成的结构中的热过程对所述载流子存储层和所述沟道区的掺杂浓度分布和厚度的影响，从而能使所述载流子存储层和所述沟道区都具有杂质浓度分布和厚度都能精确控制的结构；/n沟槽栅包括栅极沟槽、栅介质层和多晶硅栅，所述栅极沟槽穿过所述沟道区和所述载流子存储层，所述栅介质层形成于所述栅极沟槽的侧面和底部表面，所述多晶硅栅填充于形成有所述栅介质层的所述栅极沟槽中，被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道；/n源区，由形成于所述沟道区表面的第一导电类型重掺杂区组成；/n层间膜，接触孔，由正面金属层图形化形成的源极和栅极；/n所述接触孔穿过所述层间膜；/n所述源区通过顶部对应的所述接触孔连接到所述源极；/n所述多晶硅栅通过顶部对应的所述接触孔连接到所述栅极。/n...

【技术特征摘要】
1.一种沟槽栅功率器件，其特征在于，沟槽栅功率器件的正面结构包括：
形成于半导体衬底表面的第一外延层，所述第一外延层具有第一导电类型掺杂，漂移区由所述第一外延层组成，所述第一外延层的掺杂浓度根据所述漂移区的要求设置；
形成于所述第一外延层表面的第二外延层，所述第二外延层具有第一导电类型掺杂，所述第二外延层的掺杂浓度大于所述第一外延层的掺杂浓度，所述第二外延层作为所述沟槽栅功率器件的载流子存储层；
形成于所述第二外延层表面的第三外延层，所述第三外延层具有第二导电类型掺杂，所述第三外延层作为所述沟槽栅功率器件的沟道区；
所述载流子存储层和所述沟道区都采用外延层的工艺结构，能防止所述载流子存储层或所述沟道区采用注入加推阱形成的结构中的热过程对所述载流子存储层和所述沟道区的掺杂浓度分布和厚度的影响，从而能使所述载流子存储层和所述沟道区都具有杂质浓度分布和厚度都能精确控制的结构；
沟槽栅包括栅极沟槽、栅介质层和多晶硅栅，所述栅极沟槽穿过所述沟道区和所述载流子存储层，所述栅介质层形成于所述栅极沟槽的侧面和底部表面，所述多晶硅栅填充于形成有所述栅介质层的所述栅极沟槽中，被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道；
源区，由形成于所述沟道区表面的第一导电类型重掺杂区组成；
层间膜，接触孔，由正面金属层图形化形成的源极和栅极；
所述接触孔穿过所述层间膜；
所述源区通过顶部对应的所述接触孔连接到所述源极；
所述多晶硅栅通过顶部对应的所述接触孔连接到所述栅极。


2.如权利要求1所述的沟槽栅功率器件，其特征在于：所述沟槽栅功率器件为沟槽栅IGBT，包括如下背面结构：
在减薄后的半导体衬底的背面形成有由第二导电类型重掺杂区组成的集电区；
在所述集电区的背面形成有由背面金属层组成的集电极。


3.如权利要求1所述的沟槽栅功率器件，其特征在于：所述沟槽栅功率器件为沟槽栅MOSFET，包括如下背面结构：
在减薄后的半导体衬底的背面形成有由第一导电类型重掺杂区组成的漏区；
在所述漏区的背面形成有由背面金属层组成的漏极。


4.如权利要求1所述的沟槽栅功率器件，其特征在于：所述半导体衬底为硅衬底，所述第一外延层、所述第二外延层和所述第三外延层都为硅外延层；
所述栅介质层为栅氧化层，采用热氧化工艺形成。


5.如权利要求1所述的沟槽栅功率器件，其特征在于：所述载流子存储层的掺杂浓度为5e15cm-3～5e17cm-3，厚度为0.5微米～5微米。


6.如权利要求1所述的沟槽栅功率器件，其特征在于：所述沟道区的掺杂浓度为5e16cm-3～5e17cm-3，厚度为0.5微米～3微米。


7.如权利要求2所述的沟槽栅功率器件，其特征在于：所述沟槽栅功率器件的背面结构还包括：
第一导电类型掺杂的场中止层，形成于所述漂移区和所述集电区之间。


8.如权利要求1所述的沟槽栅功率器件，其特征在于：所述源区顶部对应的所述接触孔的底部还穿过所述源区并和底部的所述沟道区连接；
所述源区顶部对应的所述接触孔的底部的所述沟道区的表面还形成有由第二导电类型重掺杂区形成的阱接触区，所述阱接触区和顶部对应的所述接触孔形成欧姆接触。


9.一种沟槽栅功率器件的制造方法，其特征在于，形成沟槽栅功率器件的正面结构的步骤包括：
步骤一、采用外延生长工艺在半导体衬底表面形成具有第一导电类型掺杂的第一外延层，漂移区由所述第一外延层组成，所述第一外延层的掺杂浓度根据所述漂移区的要求设置；
步骤二、采用外延...

【专利技术属性】
技术研发人员：李东升，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东;44