三维存储器及三维存储器制作方法技术

本发明专利技术属于存储设备技术领域，具体涉及一种三维存储器及三维存储器制作方法。本发明专利技术旨在解决相关技术中公共源极上的导电侧壁与导电层之间容易形成电容，该电容会影响三维存储的性能的问题。本发明专利技术的三维存储器，阵列器件设置在第一半导体基底和第二半导体基底之间，堆叠结构内设置有存储串和栅极缝，存储串上具有半导体接触块；在堆叠结构的外侧设置有的贯穿接触柱，第一半导体基底和阵列器件之间设置有第一互联层，贯穿接触柱与第一互联层内的触点连接；导电通道与掺杂区和贯穿接触柱连接；通过导电通道以及贯穿接触柱代替相关技术中的公共源极，并且导电通道和贯穿接触与堆叠结构的导电层距离较远，难以形成电容，提高了三维存储器的性能。

Three dimensional memory and its making method

【技术实现步骤摘要】
三维存储器及三维存储器制作方法
本专利技术涉及存储设备
，尤其涉及一种三维存储器及三维存储器制作方法。
技术介绍
随着存储设备技术的逐渐发展，三维储存器以其较高的存储能力以及较快的读取和写入速度被广泛的应用。相关技术中，三维存储器包括由多个绝缘层和多个导电层交替堆叠形成的堆叠结构。在堆叠结构上设置有向基底延伸的沟道孔和栅极缝，沟道孔和栅极缝均贯穿各导电层和绝缘层，沟道孔内设置有存储串，存储串与导电层之间构成存储单元；栅极缝内设置有公共源极，公共源极的表面具有导电侧壁，导电侧壁朝向基底的一端和存储串朝向基底的一端连接，并且导电侧壁背离基底的一端和存储串背离基底的一端均与外围器件连接。然而，栅极缝贯穿各导电层，使得设置在栅极缝内的公共源极与导电层之间的距离较小，公共源极上的导电侧壁与导电层之间容易形成电容，该电容会影响三维存储的性能。
技术实现思路
有鉴于此，本专利技术实施例提供一种三维存储器及三维存储器制作方法，以解决公共源极上的导电侧壁与导电层之间容易形成电容，该电容会影响三维存储的性能的技术问题。本专利技术实施例提供了一种三维存储器，包括：第一半导体基底,第一半导体基底上设置有外围器件以及与外围器件连接的第一互联层，第一互联层具有多个触点；阵列器件，设置在第一互联层背离第一半导体基底的一侧，包括：堆叠结构、以及位于堆叠结构内的栅极缝和多个存储串，存储串的半导体柱侧壁上具有半导体接触块；栅极缝内部填充绝缘体；设置在堆叠结构上的第二半导体基底，第二半导体基底与存储串的半导体接触块接触连接，在第二半导体基底朝向第一半导体基底的一侧形成有掺杂区；贯穿接触柱，位于堆叠结构外围，贯穿接触柱朝向第一半导体基底的一端与堆叠结构外围对应的触点接触；导电通道，包括延伸至掺杂区内的第一接触柱、以及将第一接触柱连接至贯穿接触柱朝向第二半导体基底的一端的导线。本专利技术实施例提供的三维存储器，阵列器件设置在第一半导体基底和第二半导体基底之间，阵列器件包括由交替堆叠的多个导电层和绝缘层构成的堆叠结构，堆叠结构内设置有贯穿各导电层和绝缘层的存储串和栅极缝，栅极缝内填充有绝缘体，存储串的半导体柱侧壁上具有与第二半导体基底接触连接的半导体接触块；在堆叠结构的外侧设置有由第一半导体基底向第二半导体基底延伸的贯穿接触柱，第一半导体基底和阵列器件之间设置有外围器件以及与外围器件连接的第一互联层，贯穿接触柱朝向第一半导体基底的一端与第一互联层内的触点连接；第二半导体基底上设置有导电通道，导电通道中的第一接触柱与延伸中掺杂区内，导电通道中的导线与第一接触柱和贯穿接触柱连接；通过导电通道以及贯穿接触柱代替相关技术中的公共源极，并且导电通道和贯穿接触与堆叠结构的导电层距离较远，难以形成电容，提高了三维存储器的性能。在可以包括上述实施例的一些实施例中，三维存储器还包括：第二互联层，形成于第二半导体基底背离第一半导体基底的一侧，导线形成于第二互联层中。在可以包括上述实施例的一些实施例中，阵列器件还包括位于堆叠结构外的绝缘侧墙，贯穿接触柱垂直贯穿绝缘侧墙，第二半导体基底覆盖在堆叠结构和绝缘侧墙；第二接触柱贯穿第二半导体基底，第二接触柱的一端与贯穿接触柱朝向第二半导体基底的一端接触连接，第二接触柱的另一端与导线连接。在可以包括上述实施例的一些实施例中，堆叠结构包括交替堆叠的多个导电层和多个绝缘层，堆叠结构的边缘呈阶梯状，由第一半导体基底向第二半导体基底的方向上各导电层在第一半导体基底上的投影面积逐渐增大；绝缘侧墙与阶梯状的堆叠结构嵌合。在可以包括上述实施例的一些实施例中，绝缘侧墙具有与阶梯状的堆叠结构嵌合的嵌合区、以及位于嵌合区外侧的外围区；贯穿接触柱设置在外围区内，且贯穿接触柱朝向第一半导体基底的一端与外围区对应的触点接触。如此设置可以增大贯穿接触柱与堆叠结构之间的距离，以进一步避免形成电容，进一步提高三维存储器的性能。在可以包括上述实施例的一些实施例中，掺杂区与绝缘体朝向第二半导体基底的一端接触。在可以包括上述实施例的一些实施例中，掺杂区包与第一接触柱朝向第一半导体基底一端接触的增强区域、以及位于增强区域外的一般区域。如此设置，可以降低第一接触柱与掺杂区之间的电阻。在可以包括上述实施例的一些实施例中，堆叠结构上设置有沟道孔，沟道孔包括位于靠近第二半导体基底的第一段、以及位于第一段背离第二半导体基底一侧的第二段，存储串设置在沟道孔内，存储串包括半导体柱，位于第一段的半导体柱的侧壁向外延伸形成半导体接触块。在可以包括上述实施例的一些实施例中，导线与第一接触柱为一体结构。如此设置，第一接触柱与导线可通过一次加工形成，以便于三维存储器的制作。在可以包括上述实施例的一些实施例中，导电通道包括形成在第二半导体基底背离第一半导体基底一侧的第一导体层，以及位于第一导体层和第二半导体基底之间的第二导体层，第一导体层和第二导体层的材质不同。在可以包括上述实施例的一些实施例中，第一导体层为金属层，第二导体层为钛层或者氮化钛层。本专利技术实施例还提供一种三维存储器制作方法，提供第二半导体基底；在第二半导体基底上形成阵列器件，阵列器件包括：堆叠结构、以及位于堆叠结构内的栅极缝和多个存储串，存储串的半导体柱侧壁上具有与第二半导体基底接触的半导体接触块；栅极缝内部填充有绝缘体；第二半导体基底上形成有与栅极缝对应的掺杂区；在堆叠结构的外围形成贯穿接触柱；在第二半导体基底上形成导电通道，导电通道包括延伸至掺杂区内的第一接触柱，以及将第一接触柱连接至贯穿接触柱朝向第二半导体基底的一端的导线；在阵列器件背离第二半导体基底的一侧形成第一半导体基底，第一半导体基底上形成有外围器件以及与外围器件连接的第一互联层，第一互联层具有多个触点，贯穿接触柱背离第二半导体基底的一端与触点接触连接。通过本专利技术实施例提供的三维存储器制作方法制作的三维存储器，通过导电通道以及贯穿接触柱代替相关技术中的公共源极，并且导电通道和贯穿接触与堆叠结构的导电层距离较远，难以形成电容，提高了三维存储器的性能。在可以包括上述实施例的一些实施例中，在第二半导体基底上形成阵列器件包括：在第二半导体基底上交替层叠的形成多个绝缘层和多个牺牲层，在多个绝缘层和多个牺牲层上形成沟道孔，在沟道孔内形成存储串；在多个绝缘层和多个牺牲层上形成栅极缝，利用栅极缝将牺牲层替换成导电层。在可以包括上述实施例的一些实施例中，利用栅极缝将牺牲层替换成导电层包括：牺牲层包括靠近第二半导体基底的第一牺牲层，以及位于第一牺牲层外的各第二牺牲层，栅极缝延伸至第一牺牲层；利用栅极缝去除第一牺牲层。在可以包括上述实施例的一些实施例中，在去除第一牺牲层之后，去除第一牺牲层对应存储串侧壁，以暴露出存储串内的半导体柱，在暴露出的半导体柱的侧壁上生长半导体接触块，半导体接触块与第二半导体基底接触。在可以包括上述实施例的一些实施例中，在暴露出的半导体柱的侧壁上生长半导体接触块之后还包括：本文档来自技高网...

【技术保护点】
1.一种三维存储器，其特征在于，包括：/n第一半导体基底,/n所述第一半导体基底上设置有外围器件以及与所述外围器件连接的第一互联层，所述第一互联层具有多个触点；/n阵列器件，设置在所述第一互联层背离所述第一半导体基底的一侧，包括：堆叠结构、以及位于所述堆叠结构内的栅极缝和多个存储串，所述存储串的半导体柱侧壁上具有半导体接触块；所述栅极缝内部填充绝缘体；/n设置在所述堆叠结构上的第二半导体基底，所述第二半导体基底与所述存储串的所述半导体接触块接触连接，在所述第二半导体基底朝向所述第一半导体基底的一侧形成有掺杂区；/n贯穿接触柱，位于所述堆叠结构外围，所述贯穿接触柱朝向所述第一半导体基底的一端与所述堆叠结构外围对应的所述触点接触；/n导电通道，包括延伸至所述掺杂区内的第一接触柱、以及将所述第一接触柱连接至所述贯穿接触柱朝向所述第二半导体基底的一端的导线。/n

【技术特征摘要】
1.一种三维存储器，其特征在于，包括：
第一半导体基底,
所述第一半导体基底上设置有外围器件以及与所述外围器件连接的第一互联层，所述第一互联层具有多个触点；
阵列器件，设置在所述第一互联层背离所述第一半导体基底的一侧，包括：堆叠结构、以及位于所述堆叠结构内的栅极缝和多个存储串，所述存储串的半导体柱侧壁上具有半导体接触块；所述栅极缝内部填充绝缘体；
设置在所述堆叠结构上的第二半导体基底，所述第二半导体基底与所述存储串的所述半导体接触块接触连接，在所述第二半导体基底朝向所述第一半导体基底的一侧形成有掺杂区；
贯穿接触柱，位于所述堆叠结构外围，所述贯穿接触柱朝向所述第一半导体基底的一端与所述堆叠结构外围对应的所述触点接触；
导电通道，包括延伸至所述掺杂区内的第一接触柱、以及将所述第一接触柱连接至所述贯穿接触柱朝向所述第二半导体基底的一端的导线。


2.根据权利要求1所述的三维存储器，其特征在于，
所述三维存储器还包括：
第二互联层，形成于所述第二半导体基底背离所述第一半导体基底的一侧，所述导线形成于所述第二互联层中。


3.根据权利要求1所述的三维存储器，其特征在于，
所述阵列器件还包括位于所述堆叠结构外的绝缘侧墙，所述贯穿接触柱垂直贯穿所述绝缘侧墙，所述第二半导体基底覆盖在所述堆叠结构和所述绝缘侧墙；
第二接触柱贯穿所述第二半导体基底，所述第二接触柱的一端与所述贯穿接触柱朝向所述第二半导体基底的一端接触连接，所述第二接触柱的另一端与所述导线连接。


4.根据权利要求3所述的三维存储器，其特征在于，
所述堆叠结构包括交替堆叠的多个导电层和多个绝缘层，所述堆叠结构的边缘呈阶梯状，由所述第一半导体基底向所述第二半导体基底的方向上各所述导电层在所述第一半导体基底上的投影面积逐渐增大；
所述绝缘侧墙与所述阶梯状的所述堆叠结构嵌合。


5.根据权利要求4所述的三维存储器，其特征在于，
所述绝缘侧墙具有与所述阶梯状的所述堆叠结构嵌合的嵌合区、以及位于所述嵌合区外侧的外围区；
所述贯穿接触柱设置在所述外围区内，且所述贯穿接触柱朝向所述第一半导体基底的一端与所述外围区对应的所述触点接触。


6.根据权利要求1所述的三维存储器，其特征在于，
所述掺杂区与所述绝缘体朝向所述第二半导体基底的一端接触。


7.根据权利要求1所述的三维存储器，其特征在于，
所述掺杂区包与所述第一接触柱朝向所述第一半导体基底一端接触的增强区域、以及位于所述增强区域外的一般区域。


8.根据权利要求1所述的三维存储器，其特征在于，
所述堆叠结构上设置有沟道孔，所述沟道孔包括位于靠近所述第二半导体基底的第一段、以及位于所述第一段背离所述第二半导体基底一侧的第二段，所述存储串设置在所述沟道孔内，所述存储串包括半导体柱，位于所述第一段的所述半导体柱的侧壁向外延伸形成所述半导体接触块。


9.根据权利要求1所述的三维存储器，其特征在于，
所述导线与所述第一接触柱为一体结构。


10.根据权利要求9所述的三维存储器，其特征在于，
所述导电通道包括形成在所述第二半导体基底背离所述第一半导体基底一侧的第一导体层，以及位于所述第一导体层和第二半导体基底之间的第二导体层，所述第一导体层和所述第二导体层的材质不同。


11.根据权利要求10所述的三维存储器，其特征在于，
所述第一导体层为金属层，所述第二导体层为钛层或者氮化钛层。


12.一种三维存储器制作方法，其特征在于，
提供第二半导体基底；
在所述...

【专利技术属性】
技术研发人员：张坤，刘磊，王迪，吴林春，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42