CMOS集成器件的制作方法技术

本申请涉及集成电路制作方法技术领域，具体涉及一种CMOS集成器件的制作方法。包括：制作集成有N型器件和P型器件的半导体器件；在所述半导体器件表面涂覆光刻胶；打开所述核心PMOS管所在区域和所述第一电压输入输出NMOS管所在区域上的光刻胶，分别形成第一注入窗口和第二注入窗口；向所述第一注入窗口和所述第二注入窗口中进行第一LDD离子注入和第一袋状离子注入；在所述核心PMOS管栅极结构两侧的衬底上形成第一超浅结和第一袋状结构，在所述第一电压输入输出NMOS管栅极结构两侧的衬底上形成第二超浅结后，去除所述半导体器件表面的光刻胶。本申请能够使得在制作集成I/O MOS器件和核心MOS器件的CMOS时，即不增加光刻过程，又能保证各器件的性能。

Fabrication of CMOS integrated devices

【技术实现步骤摘要】
CMOS集成器件的制作方法
本申请涉及集成电路制作方法
，具体涉及一种CMOS集成器件的制作方法。
技术介绍
随着集成电路制造技术的不断发展，对芯片集成度的要求也不断提高，在通过CMOS工艺平台制作的芯片中，要求同时集成有核心MOS器件(coreMOSdevices)和输入/输出MOS器件(I/OMOSdevices)。尤其对于输入/输出MOS器件，在通过CMOS工艺平台制作的芯片中要求集成有多个，且多个输入/输出MOS器件需要具有不同的工作电压，以满足芯片适应性的需要。例如需要同时提供工作电压为3.3V和5V的输入/输出MOS器件，或者工作电压为2.5V和5V的输入/输出MOS器件。然而，对于以上具有不同工作电压的输入/输出MOS器件，其对制作工艺的要求是不同的，若且工艺之间兼容性较差，若单独制作则会使得光刻次数增多工艺成本增加。以制作集成有核心MOS器件的芯片和工作电压为3.3V和5V的输入/输出MOS器件为例。工作电压为5V的输入/输出NMOS器件，其热电子注入效应(HotCarrierInjection，HCI)比较严重，需要单独的、较大能量的、中等剂量的轻掺杂源漏(LightlyDopedDrain，LDD)磷注入，但是对于工作电压为3.3V的输入/输出NMOS器件，其由于沟道较短，若进行上述程度的LDD磷注入，则会造成沟道的穿通。对于PMOS器件则无需考虑HCI，但是对于工作电压为5V的输入/输出PMOS器件，若不进行PLDD，则会产生严重的栅压，从而引起栅诱导漏端漏电((GateInducedDrainLeakage，GIDL)，而由于工作电压为3.3V的输入/输出PMOS器件电压较低，其GIDL效应较轻，因此可以不进行PLDD。从以上例子可以看出，3.3V/5V的输入/输出NMOS器件或3.3V/5V的输入/输出PMOS器件在工艺上较难兼容。
技术实现思路
本申请提供了一种CMOS集成器件的制作方法，可以解决相关技术中多种电压输入输出器件与核心MOS器件制作工艺难兼容的问题。一方面，本申请实施例提供了一种CMOS集成器件的制作方法，包括：制作集成有N型器件和P型器件的半导体器件，所述核心N型器件包括NMOS管、第一电压输入输出NMOS管、第二电压输入输出NMOS管，所述P型器件包括核心PMOS管、第一电压输入输出PMOS管和第二电压输入输出PMOS管的半导体器件；在所述半导体器件表面涂覆光刻胶；打开所述核心PMOS管所在区域和所述第一电压输入输出NMOS管所在区域上的光刻胶，分别形成第一注入窗口和第二注入窗口；向所述第一注入窗口和所述第二注入窗口中进行第一LDD离子注入和第一袋状离子注入；在所述核心PMOS管栅极结构两侧的衬底上形成第一超浅结和第一袋状结构，在所述第一电压输入输出NMOS管栅极结构两侧的衬底上形成第二超浅结后，去除所述半导体器件表面的光刻胶。可选的，去除所述半导体器件表面的光刻胶后，在所述半导体器件表面涂覆光刻胶；打开所述核心NMOS管所在区域和所述第二电压输入输出PMOS管所在区域上的光刻胶，分别形成第三注入窗口和第四注入窗口；向所述第三注入窗口和所述第四注入窗口中进行第二LDD离子注入和第二袋状离子注入；在所述核心NMOS管栅极结构两侧的衬底上形成第三超浅结和第二袋状结构，在所述第二电压输入输出PMOS管栅极结构两侧的衬底上形成第四超浅结后，去除所述半导体器件表面的光刻胶。可选的，去除所述半导体器件表面的光刻胶后，在所述半导体器件表面涂覆光刻胶；打开所述第二电压输入输出NMOS管所在区域上的光刻胶，形成第五注入窗口；向所述第五注入窗口中进行第三LDD离子注入；在所述第二电压输入输出NMOS管栅极结构两侧的衬底上形成第五超浅结后，去除所述半导体器件表面的光刻胶。可选的，在N型器件和P型器件栅极结构的两侧制作侧墙。可选的，去除所述半导体器件表面的光刻胶后，在所述半导体器件表面涂覆光刻胶；刻蚀去除位于所述N型器件所在区域上的光刻胶，形成第六注入窗口；向所述第六注入窗口中进行漏源离子注入；在所述N型器件栅极结构两侧的衬底中形成漏极和源极后，去除所述半导体器件表面的光刻胶。可选的，去除所述半导体器件表面的光刻胶后，在所述半导体器件表面涂覆光刻胶；刻蚀去除位于所述P型器件所在区域上的光刻胶，形成第七注入窗口；向所述第七注入窗口中进行漏源离子注入；在所述P型器件栅极结构两侧的衬底中形成漏极和源极结后，去除所述半导体器件表面的光刻胶。可选的，所述制作集成有N型器件和P型器件的半导体器件，包括：提供半导体衬底；在所述半导体衬底中制作阱区，所述阱区包括P型阱区和N型阱区；在所述P型阱区和N型阱区之间形成浅沟槽；在所述半导体衬底的上表面上沉积形成栅绝缘层；在所述栅绝缘层上沉积多晶硅；刻蚀所述多晶硅，在所述P型阱区上形成N型器件栅极结构，所述N型器件栅极结构包括：核心NMOS栅极结构、第一电压NMOS栅极结构和第二电压NMOS栅极结构；在所述N型阱区上形成P型器件栅极结构，所述P型器件栅极结构包括：核心PMOS栅极结构、第一电压PMOS栅极结构和第二电压PMOS栅极结构。可选的，所述在所述半导体衬底的上表面上沉积形成栅绝缘层的步骤中：位于所述核心NMOS栅极结构和核心PMOS栅极结构下的栅绝缘层，厚度范围为：10A～50A；位于所述第一电压NMOS栅极结构、第二电压NMOS栅极结构、第一电压PMOS栅极结构和第二电压PMOS栅极结构下的栅绝缘层，厚度范围为：70A～200A。本申请技术方案，至少包括如下优点：能够使得在制作集成I/OMOS器件和核心MOS器件的CMOS时，即不增加光刻过程，又能保证各器件的性能。附图说明为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本申请实施例1中在步骤S11完成后形成的结构示意图；图2是本申请实施例1中在步骤S12至S14完成后形成的结构示意图；图3是本申请实施例1中在步骤S21至S23完成后形成的结构示意图；图4是本申请实施例1中在步骤S31至S33完成后形成的结构示意图；图5是本申请实施例1中在步骤S41至S53完成后形成的结构示意图；图6是本申请实施例1中在步骤S61至S63完成后形成的结构示意图。100.P型半导体衬底，210.P型阱区，220.N型阱区，310.核心MOS管区域中的栅绝缘层，320.输入输出MOS管区域中的栅绝缘层320，410.核心NMOS栅极结构，420.第一电压N本文档来自技高网...

【技术保护点】
1.一种CMOS集成器件的制作方法，其特征在于，包括：/n制作集成有N型器件和P型器件的半导体器件，所述N型器件包括核心NMOS管、第一电压输入输出NMOS管、第二电压输入输出NMOS管，所述P型器件包括核心PMOS管、第一电压输入输出PMOS管和第二电压输入输出PMOS管的半导体器件；/n在所述半导体器件表面涂覆光刻胶；/n打开所述核心PMOS管所在区域和所述第一电压输入输出NMOS管所在区域上的光刻胶，分别形成第一注入窗口和第二注入窗口；/n向所述第一注入窗口和所述第二注入窗口中进行第一LDD离子注入和第一袋状离子注入；/n在所述核心PMOS管栅极结构两侧的衬底上形成第一超浅结和第一袋状结构，在所述第一电压输入输出NMOS管栅极结构两侧的衬底上形成第二超浅结后，去除所述半导体器件表面的光刻胶。/n

【技术特征摘要】
1.一种CMOS集成器件的制作方法，其特征在于，包括：
制作集成有N型器件和P型器件的半导体器件，所述N型器件包括核心NMOS管、第一电压输入输出NMOS管、第二电压输入输出NMOS管，所述P型器件包括核心PMOS管、第一电压输入输出PMOS管和第二电压输入输出PMOS管的半导体器件；
在所述半导体器件表面涂覆光刻胶；
打开所述核心PMOS管所在区域和所述第一电压输入输出NMOS管所在区域上的光刻胶，分别形成第一注入窗口和第二注入窗口；
向所述第一注入窗口和所述第二注入窗口中进行第一LDD离子注入和第一袋状离子注入；
在所述核心PMOS管栅极结构两侧的衬底上形成第一超浅结和第一袋状结构，在所述第一电压输入输出NMOS管栅极结构两侧的衬底上形成第二超浅结后，去除所述半导体器件表面的光刻胶。


2.如权利要求1所述的CMOS集成器件的制作方法，其特征在于，去除所述半导体器件表面的光刻胶后，在所述半导体器件表面涂覆光刻胶；
打开所述核心NMOS管所在区域和所述第二电压输入输出PMOS管所在区域上的光刻胶，分别形成第三注入窗口和第四注入窗口；
向所述第三注入窗口和所述第四注入窗口中进行第二LDD离子注入和第二袋状离子注入；
在所述核心NMOS管栅极结构两侧的衬底上形成第三超浅结和第二袋状结构，在所述第二电压输入输出PMOS管栅极结构两侧的衬底上形成第四超浅结后，去除所述半导体器件表面的光刻胶。


3.如权利要求1～2中任一项所述的CMOS集成器件的制作方法，其特征在于，去除所述半导体器件表面的光刻胶后，在所述半导体器件表面涂覆光刻胶；
打开所述第二电压输入输出NMOS管所在区域上的光刻胶，形成第五注入窗口；
向所述第五注入窗口中进行第三LDD离子注入；
在所述第二电压输入输出NMOS管栅极结构两侧的衬底上形成第五超浅结后，去除所述半导体器件表面的光刻胶。


4.如权利要求3所述的CMOS集成器件的制作方法，其特征在于，在N型器件和P型器件栅极结构的两侧制...

【专利技术属性】
技术研发人员：钱文生，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31