一种基于FPGA+MCU的高速模拟量采集板卡制造技术

本实用新型专利技术公开了一种基于FPGA+MCU的高速模拟量采集板卡，包括信号调理电路、ADC采样电路、FPGA芯片、MCU处理器和通讯模块；所述FPGA芯片包括ADC控制器、前端FIFO存储器、DDR3控制器、后端FIFO存储器和DDR3 SDRAM存储器；其中，信号调理电路差分电路、8位拨码开关、仪表放大器、低通滤波电路、电压跟随器电路，信号调理电路接收发信设备发出的模拟信号，滤除模拟信号的噪声并将模拟信号调理为±10V模拟信号后输出。本实用新型专利技术利用信号调理电路进行差分输入，可以补偿地线上的压降，通过拨动其8位拨码开关的相应开关，可以配置±50V、±25V和±12.5V这三种信号输入范围，以及20Hz、300Hz和10kHz三种低通滤波截止频率，实现不同范围信号的检测及不同频段噪声的滤波。

【技术实现步骤摘要】
一种基于FPGA+MCU的高速模拟量采集板卡
本技术涉及汽车检测
，尤其涉及一种基于FPGA+MCU的高速模拟量采集板卡。
技术介绍
汽车控制器等电子部件检测时，需要采集各种各样的模拟量。随着检测技术的发展，汽车检测系统对数据采集的采样精度、采集速率等参数提出了更高的要求。工业现场检测信号具有实时性强、频率高、处理复杂、预处理数据量庞大、需要现场处理等特点，故往往需要对现场检测信号进行高速率、高精度的采集，还需要对得到的大量数据进行高速传输。对于数据采集系统而言，目前应用较多的处理器为MCU和FPGA等。MCU尽管具备功耗和成本优势但是处理速度不能够满足要求，FPGA芯片能实现对数据的高速采集，但是FPGA控制能力较弱。故传统的数据采集设计方法与技术已经很难满足这种高精度、高速、实时、高控制的要求。模拟信号输入调理电路是数据采集板卡实现高速、高精度采集的一个关键部分。工业现场检测信号有些是高压，过流，且信号在产生、转换、传输的各个环节都有可能因为环境的干扰而产生畸变，这些干扰信号有时会导致有用信号及其所携带的信息被淹没，故需要在数据采集前对信号进行调理。现有的信号调理电路存在以下缺陷：调理电路常常针对特定的电压输入范围进行调理，无法满足不同电压范围的信号的调理，对固定某一频率以上的噪声进行滤波，而无法按需求切换滤波电路的截止频率。
技术实现思路
本技术的目的是提供一种基于FPGA+MCU的高速模拟量采集板卡。为实现上述目的，本技术的技术方案是：一种基于FPGA+MCU的高速模拟量采集板卡，包括信号调理电路、ADC采样电路、FPGA芯片、MCU处理器和通讯模块；所述FPGA芯片包括ADC控制器、前端FIFO存储器、DDR3控制器、后端FIFO存储器和DDR3SDRAM存储器；其中，信号调理电路接收发信设备发出的模拟信号，滤除模拟信号的噪声并将模拟信号调理为±10V模拟信号后输出；MCU处理器通过通讯模块接收上位机发送的指令，并根据该指令向FPGA芯片输出控制信号，FPGA芯片通过ADC控制器向ADC采样电路输出采样开始信号和终止信号，ADC采样电路对调理后的模拟信号进行模数转换后发送至前端FIFO存储器，并向ADC控制器反馈结束信号，前端FIFO存储器向DDR3控制器输出写请求信号，DDR3控制器读取前端FIFO存储器中的数字信号并高速写入DDR3SDRAM存储器中；MCU处理器向后端FIFO存储器发送控制信号，后端FIFO存储器向DDR3控制器输出请求信号，DDR3控制器读取DDR3SDRAM存储器中的数据给后端FIFO存储器，后端FIFO存储器将数据输出到MCU处理器，MCU处理器通过通讯模块将数据发送到上位机。进一步的，所述信号调理电路具有八个通道，每个通道均包括第一信号输入端、第二信号输入端、差分电路、8位拨码开关、仪表放大器、低通滤波电路、电压跟随器电路和信号输出端；其中，所述差分电路包括与第一信号输入端串联的第一电阻、第二电阻、第三电阻、第四电阻和第五电阻，第五电阻末端接地，以及与第二信号输入端串联的第六电阻、第七电阻、第八电阻、第九电阻和第十电阻，第十电阻末端接地；第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻和第十电阻均为215kΩ；所述8位拨码开关的第一开关的输入引脚连接至第一电阻的末端，第二开关的输入引脚连接至第六电阻的末端，第三开关的输入引脚连接至第三电阻的末端，第四开关的输入引脚连接至第八电阻的末端，第五开关的输入引脚连接至第四电阻的末端，第六开关的输入引脚连接至第九电阻的末端；所述仪表放大器的正向输入端与所述第二开关、第四开关、第六开关的输出引脚连接，仪表放大器的反向输入端与所述第一开关、第三开关、第五开关的输出引脚连接，仪表放大器的输出端连接所述低通滤波电路的输入端，低通滤波电路的输出端连接所述电压跟随器电路的正向输入端，电压跟随器电路的输出端与所述信号输出端连接。进一步的，所述仪表放大器选用INA128低功耗、高精度通用仪表放大器。进一步的，所述低通滤波电路包括第十一电阻、第一电容、第二电容和第三电容；第十一电阻的输入端与所述仪表放大器的输出端连接，第十一电阻的输出端与所述电压跟随器电路的正向输入端连接；第一电容与所述8位拨码开关的第七开关的输入引脚连接，第七开关的输出引脚与第十一电阻的输出端连接；第二电容与所述8位拨码开关的第八开关的输入引脚连接，第八开关的输出引脚与第十一电阻的输出端连接；第三电容的输入端与第十一电阻的输出端连接，第三电容末端接地。进一步的，所述电压跟随器电路选用AD712运放芯片。进一步的，所述ADC采样电路设有高速I/O接口，并通过高速I/O接口与所述FPGA芯片连接。进一步的，所述MCU处理器设有DMA接口，并通过DMA接口与FPGA芯片连接。进一步的，所述MCU处理器还设有FSMC接口，并通过FSMC接口与通讯模块连接。进一步的，所述通讯模块通过EtherCAT环网通讯网络与上位机通讯。本技术的有益效果是：MCU偏向于控制领域，FPGA采用并行多通道数据处理方式，能以ns级别速度实现数据的高速采集，本技术充分发挥MCU+FPGA的功能，使FPGA和MCU两者协同工作，实现MCU对FPGA设备的命令控制和多通道模拟数据的高速采集。此外，本技术利用信号调理电路进行差分输入，可以补偿地线上的压降，通过拨动其8位拨码开关的相应开关，可以配置±50V、±25V和±12.5V这三种信号输入范围，以及20Hz、300Hz和10kHz三种低通滤波截止频率，实现不同范围信号的检测及不同频段噪声的滤波。附图说明图1为本技术基于FPGA+MCU的高速模拟量采集板卡的电路框图；图2为本技术信号调理电路的电路连接示意图；图3为本技术数据采样电路的电路框图；图4为本技术FPGA芯片控制信号采集及数据传输实现原理框图。具体实施方式下面将结合附图对本技术实施例中的技术方案进行清楚、完整地描述。如图1所示，一种基于FPGA+MCU的高速模拟量采集板卡，包括信号调理电路A、ADC采样电路B、FPGA芯片C、MCU处理器D和通讯模块K；所述FPGA芯片C包括ADC控制器E、前端FIFO存储器F、DDR3控制器G、后端FIFO存储器H和DDR3SDRAM存储器I；MCU处理器D设有DMA接口J，并通过DMA接口J与FPGA芯片C连接；MCU处理器D还设有FSMC接口，并通过FSMC接口与通讯模块K连接；通讯模块K通过EtherCAT环网通讯网络与上位机通讯。所述信号调理电路A具有八个通道，如图2所示，每个通道均包括第一信号输入端IN+0、第二信号输入端IN-0、差分电路A-1、8位拨码开关A-2、仪表放大器A-3、低通滤波电路A-4、电压跟随器电路A-5和信号输出端O本文档来自技高网...

【技术保护点】
1.一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，包括信号调理电路、ADC采样电路、FPGA芯片、MCU处理器和通讯模块；所述FPGA芯片包括ADC控制器、前端FIFO存储器、DDR3控制器、后端FIFO存储器和DDR3 SDRAM存储器；其中，/n信号调理电路接收发信设备发出的模拟信号，滤除模拟信号的噪声并将模拟信号调理为±10V模拟信号后输出；/nMCU处理器通过通讯模块接收上位机发送的指令，并根据该指令向FPGA芯片输出控制信号，FPGA芯片通过ADC控制器向ADC采样电路输出采样开始信号和终止信号，ADC采样电路对调理后的模拟信号进行模数转换后发送至前端FIFO存储器，并向ADC控制器反馈结束信号，前端FIFO存储器向DDR3控制器输出写请求信号，DDR3控制器读取前端FIFO存储器中的数字信号并高速写入DDR3 SDRAM存储器中；/nMCU处理器向后端FIFO存储器发送控制信号，后端FIFO存储器向DDR3控制器输出请求信号，DDR3控制器读取DDR3 SDRAM存储器中的数据给后端FIFO存储器，后端FIFO存储器将数据输出到MCU处理器，MCU处理器通过通讯模块将数据发送到上位机。/n...

【技术特征摘要】
1.一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，包括信号调理电路、ADC采样电路、FPGA芯片、MCU处理器和通讯模块；所述FPGA芯片包括ADC控制器、前端FIFO存储器、DDR3控制器、后端FIFO存储器和DDR3SDRAM存储器；其中，
信号调理电路接收发信设备发出的模拟信号，滤除模拟信号的噪声并将模拟信号调理为±10V模拟信号后输出；
MCU处理器通过通讯模块接收上位机发送的指令，并根据该指令向FPGA芯片输出控制信号，FPGA芯片通过ADC控制器向ADC采样电路输出采样开始信号和终止信号，ADC采样电路对调理后的模拟信号进行模数转换后发送至前端FIFO存储器，并向ADC控制器反馈结束信号，前端FIFO存储器向DDR3控制器输出写请求信号，DDR3控制器读取前端FIFO存储器中的数字信号并高速写入DDR3SDRAM存储器中；
MCU处理器向后端FIFO存储器发送控制信号，后端FIFO存储器向DDR3控制器输出请求信号，DDR3控制器读取DDR3SDRAM存储器中的数据给后端FIFO存储器，后端FIFO存储器将数据输出到MCU处理器，MCU处理器通过通讯模块将数据发送到上位机。


2.如权利要求1所述的一种基于FPGA+MCU的高速模拟量采集板卡，其特征在于，所述信号调理电路具有八个通道，每个通道均包括第一信号输入端、第二信号输入端、差分电路、8位拨码开关、仪表放大器、低通滤波电路、电压跟随器电路和信号输出端；其中，
所述差分电路包括与第一信号输入端串联的第一电阻、第二电阻、第三电阻、第四电阻和第五电阻，第五电阻末端接地，以及与第二信号输入端串联的第六电阻、第七电阻、第八电阻、第九电阻和第十电阻，第十电阻末端接地；第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻和第十电阻均为215kΩ；
所述8位拨码开关的第一开关的输入引脚连接至第一电阻的末端，第二开关的输入引脚连接至第六电阻的末端，第三开关的输入引脚连接至第三电阻的末端，第四开关的输入引脚连接至第八电阻的末端，第五开关的输入引脚连接至第四电阻的末端，第六开关的输入引脚连接至第九电...

【专利技术属性】
技术研发人员：赵静，闫晗，刘俊丽，李雄铭，王彦明，胡江华，陈丽平，谭新新，贾晓蕾，洪建勇，
申请(专利权)人：杭州沃镭智能科技股份有限公司，
类型：新型
国别省市：浙江;33